4位全加器设计解析
可编程逻辑器件设计大作业题目四位全加器设计学院自动化与电气工程学院班级姓名学号2104年12月30日目录摘要11.设计目的22.设计要求23.设计原理23.1.四位全加器23.2.四位全加器的原理图44.设计方案44.1.仿真软件44.2.全加器原理54.2.1一位全加器的设计与原理54.2.2四位全加器的原理及程序设计55.程序设计76.仿真及结果8总结与体会10参考文献11摘要VHDL主要用于描述数字系统的结构，行为，功能和接口。
除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。
VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
本次设计是用VHDL语言设计四位全加器，并用Quartus II仿真。
关键词：VHDL四位全加器Quartus II四位全加器设计1.设计目的复习加法器的原理，掌握加法器的设计实现方法，设计实现数字系统设计中常用的4位全加器，在此基础上进一步熟悉s<=tmp XOR cin AFTER 10 ns;COMPONENT adder1从开始得到老师给定课题时的一脸茫然到老师讲解后内容的初步了解再到自己通过查资料、与同学共同探讨、经过老
什么是一位全加器
目录1绪11.1设计背景11.2设计目标12一位器电路原理图编22.1一位全加器电构22.2一位全加器电路仿真分析波形32.3一位全加器电路的版图绘制42.4一位全加器版图电路仿真并分析波形42.5LVS检查匹配6总结7参考文献8附录一：电路原理图网表9附录二：版图网表111绪论1.1设计背景Tanner集成电路设计软件是由TannerResearch公司开发的基于Windows平台的用于集成电路设计的工具软件。
早期的集成电路版图编辑器L-Edit在国内已具有很高的知名度。
TannerEDATools也是在L-Edit的基础上建立起来的。
整个设计工具总体上可以归纳为电路设计级和版图设计级两大部分，即以S-Edit为核心的集成电路设计、模拟、验证模块和以L-Edit为核心的集成电路版图编辑与自动布图布线模块。
Tanner软件包括S-Edit，T-Spice，L-Edit与LVS[1]。
L-EditPro是TannerEDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。
L-EditPro包含IC设计编辑器(LayoutEditor)、自动布线系统(StandardCellPlace&Route)、线上设计规则检查器（DRC）、组件特性提取器（DeviceExtractor）、设计布局与电路netlist的比较器(LVS)、CMOSLibrary、MarcoLibrary，这些模块组成了一个完整的IC设计与验证解决
总结用中规模集成全加器,译码器,数据选择器级联使用的方法及功能?
你可以看看数字电路书的各个主要器件。
想办法在一起完成一个功能。
比如说通过2个译码器后的输出到全加器里面，全加器结果输出到数据选择里面，完成一个非2进制的加法。
一个全加器可以实现几位二进制的加法运算
一位全加器可以实现一位二进制数的加法，两位全加器可以实现两位二进制数的加法，......n位全加器可以实现n位二进制数的加法。
数字电路实验心得体会
在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。
实验操作中应特别注意的几点： （1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。
（2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。
（3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。
（4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。
（5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。
心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。
实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。
全加器的逻辑功能
首先要说明的是：逻辑输入能够实现逻辑输出的就是该电路的逻辑功能。
然后：（比如）列个真值表也能体现全加器的逻辑功能。
半加器用途和全加器用途
半不考虑低位有无位的进位，只将本位数相加的运算。
全加器是指不仅要将两个本位数相加，还要将低位向本位的进位一起相加的运算。
例如，我们计算两个十位数相加时，计算个位相加的运算就是半加器运算，计算十位相加时的运算，就是全加器的运算。
