基于FPGA的数字频率计的设计
测频率应该是最简单的时序数字设计了，知网上有无数这样的论文，去下就可以。
思路就是在基准时钟下开个闸门，计脉冲数。
高分求简易数字频率计设计
沈阳航空航天大学北方科技学院课程设计说明书课设题目简易数字频率计的设计专业电子信息工程班级B141201学号B04120119学生姓名刘胤麟指导教师赵婷婷日期2014.12.5沈航北方科技学院课程设计任务书教学系部信息工程系专业电子信息工程课程设计题目简易数字频率计的设计班级B141201学号B04120119姓名刘胤麟课程设计时间:14年11月4日至14年12月5日课程设计的内容及要求：（一）主要内容根据题目及基本要求（技术指标）查阅相关资料和书籍，设计（计算）电路，确定元器件参数（五天）。
待电路设计完成后，上机进行电路仿真（使用Multisim）。
仿真过程中用到的仪器、调试方法、排故过程及电路技术指标的测量要做记录，最终写到报告中（十天）。
报告正文按目录要求撰写，其他内容见格式说明（五天）。
（二）基本要求1.电路供电电源为单相交流市电。
2.每次频率检测时间为1s。
3.用四位LED数码显示0-9999Hz。
（三）主要参考书《低频电子线路》张肃文高等教育出版社《电子线路集》人民邮电出版社《电子技术基础数字部分》康华光高等教育出版社（四）评语
数字钟设计
数字电子时钟课程设计 题目： 数字电子时钟课程设计 目 录 一、设计任务及设计要求…………………………………………（3） 二、设计方案论证 ………………………….. …………. （3） 1.总体方案及框图 2.各部分论证 三、单元电路设计…………………………………………………（4） 1.振荡器 ………………………………………………………（4） 2. 秒、分、时计数器…………………………………………（5） 3. 显示译码\\\/驱动器和LED七段数码显示管……………….（6） 4. 分频器……………………………………………………（7） 5. 报时电路…………………………………………………（9） 四、总体电路设计及原理………………………………………（13） 五、元器件明细表………………………………………………（10） 六、心得体会……………………………………………………（11） 七、参考文献……………………………………………………（11） 一、设计任务及设计要求 1.设计任务 数字电子钟的逻辑电路 2.设计要求 （1）由晶振电路产生1HZ的校准秒信号。
（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。
（3）整点报时功能。
要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。
（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。
（5）划出框图和逻辑电路图，写出设计，实验总结报告。
二、设计方案论证 数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。
图一 对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。
数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。
为使数字钟走时与标准时间一致，校时电路是必不可少的。
设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。
能进行整点报时。
在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。
三、单元电路设计 1. 各独立功能部件的设计 （1） 、振荡器 振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号振荡频率的精度和 稳定度决定了数字钟的质量。
第一种方 案采用石英晶体振荡器，如图二。
使用 振荡频率为32768HZ的石英晶体和反 向器构成一个稳定性极好、精度较高 的时间信号源。
改变电容C可以 图 二 石英晶体振荡器 振荡器的频率进行微调，再通过一个反相器，输出32768HZ的方波将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1HZ的脉冲信号。
第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。
输出的脉冲频率为fS=1\\\/[(R1+2R2)C1ln2]=1KHZ，周期T=1\\\/fS=1ms。
若参数选择：R1=R2=10K欧姆，C1=47uF时，可以得到秒脉冲信号。
图三 方波信号发生器 附555定时器的功能表 输 出 输 出 阀值输入（v11） 触发输入（v12） 复位（RD） 输出（VO） 发电管T × × 0 0 导通 <2\\\/3VCC <1\\\/3VCC 1 1 截止 >2\\\/3VCC >1\\\/3VCC 1 0 导通 <2\\\/3VCC >1\\\/3VCC 1 不变 不变 （2） 秒、分、时计数器 U1到U6 六个74LS161构成数字钟的秒、分、时计数器。
U1、U2共同构成秒计数器，它由两个74LS161构成六--十进制的计数器，如图四。
U1作为秒个位十进制计数器，它的复位输入RD、和置位输入LD都接低电平，秒信号脉冲作为计数脉冲输入到CP1端，输出端C控制U2秒十位计数器的计数脉冲输入。
Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码\\\/驱动器。
U2作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U1的控制，其计数器使能端EP、ET与U1的输出端C相连接。
当U2计数器计到0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。
Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码\\\/驱动器。
U3 、U4分别构成分个位十进制和分十位六进制计数器，如图四。
U3、U4与U1、U2的连接方法相似。
当计数器输出为01011001状态，U3（U1）、U4（U2）的LD端同时为“0”，使计数器立即返回到00000000状态。
这样就构成了六十进制计数器。
图四 六十进制计数器 U5、U6共同构成时计数器，它由两个74LS161构成六十进制的计数器 如图五。
U5作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U6秒十位计数器的计数脉冲输入。
Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码\\\/驱动器。
当计数器输出为00100100状态，U5、U6的LD端同时为“0”，使计数器立即返回到00000000状态。
这样就构成了二十四进制计数器。
U12图五 二十四进制计数器 （3） 显示译码\\\/驱动器和LED七段数码显示管 六个74LS248集成电路构成数字钟的七段数码显示管显示译码\\\/驱动器。
74LS248七段显示译码器输出高电平有效，将8421BCD码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动LED七段数码显示对应的十进制数。
74LS248的显示功能： 显示功能见功能表的上半部分。
[DCBA]是二进制码输入，要正确的执行显示功能，有关的功能端必须接合适的逻辑电平，这些功能端的作用随后介绍。
对于0～9输入，[DCBA]相当BCD8421码。
当超过9以后，译码器仍然有字型输出，具体见图六。
当[DCBA]=1111时，数码管熄灭。
实验时要在笔划段电极串联电阻，以保护LED数码管。
表1 中规模显示译码器74LS248的功能表 图六 74LS248显示字型与输入的对应关系 如图七，六个LED七段数码显示管利用不同发光段组合的方式显示不同数码，都采用+5V电源作为每段发光二极管的驱动电源。
需要发光的段为高电平，不发光的段为低电平。
设计中采用共阴极数码管，每段发光二极管的正向降压，随显示光的颜色有所不同，通常约2V～3V，点亮电流在5～10mA。
六个LED七段数码显示管分别显示秒个位、十位；分个位、十位；时个位、十位的计数十进制数 图七 显示译码\\\/驱动器和数码显示管 （4）分频器 分频器电路是由三个74LS90构成，如图八。
74LS90是异步十进制计数器，它由一个一位二进制计数器和一个异步五进制计数器组成。
将QA与CP2相连，计数脉冲由CP1端输入，输出由QA～QD引出，即得到十进制计数器。
只有在复位输入R0(1)= R0(2)=0和置位输入S9(1)= S9(2)=0时，才能够在计数脉冲（下降沿）作用下实现二—五—十进制加计算。
因为要对输入的脉冲进行三次10分频，三片74LS90的复位输入R0(1)、 R0(2)和置位输入S9(1) 、S9(2)都接低电平。
振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲，U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲，U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲，U3的QD端的输出脉冲fO=fS\\\/103¬¬¬¬¬¬¬=1HZ，即为秒信号方波脉冲，成为秒、分、时计数器的计数脉冲和时间校准信号。
将JK触发器的J、K端都接在高电平，Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后，触发器翻转一次，触发器处于计数状态。
经过触发器的二分频，Q端输出为500HZ的脉冲作为低音脉冲。
经过U1、U2计数器的二次十分频，输出的脉冲频率为10HZ，作为秒校时脉冲。
图八 分频器 附74LS90二—五—十进制计数器功能图 复位输入 置位输入 输出 R0(1) R0(2) S9(1) S9(2) QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 计数 L × × L 计数 × L L × 计数 × L × L 计数 JK触发器的功能表 J K Qn Qn+1 说明 0 0 0 0 输出状态不变 1 1 0 1 0 0 输出状态与J端状态相同 1 0 1 0 0 1 输出状态与K端状态相同 1 1 1 1 0 1 每输入一个脉冲输出状态改变一次 1 0 （五）报时电路 整点报时电路要求在每个整点发出音响，因此需要对每个整点进行时间译码，以其输出驱动音响控制电路。
如图九。
若要在每一整点发出五低音、一高音报时，需要对59分50秒到59分59秒进行时间译码。
QD4～QA4是分十位输出，QD3～QA3是分个位输出，QD2～QA2是秒十位输出，QD1～QA1秒个位输出。
在59分时，A= QC4 QA4 QD3 QA3=1；在50秒时，B= QC2 QA2=1；秒个位为0、2、4、6、8秒时，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1仅在59分50秒、52秒、54秒、56秒、58秒时等于1，故可以用F1作低音的控制信号。
当计数器每计到59分59秒时，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。
把F2接至JK触发器控制端J端，CP端加秒脉冲，则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。
用F1控制5次低音、F3控制高音，经音响放大器放大，每当“分”和“秒”计数器累计到59分50、52、54、56、58秒发出频率为500HZ的五次低音，0分0秒时发出频率为1000HZ的一次高音，每次音响的时间均为一秒钟，实现了整点报时的功能。
图九 整点报时电路 四、原理图（见最后一页） 五、元器件明细表 序号 元器件名称 型号规格 数量（个） 备注 U0 集成定时器 5G555定时器 1 构成多谐振荡器 U1～U6 同步加法计数器 74161 6 构成模加法计数器 U7～U9 异步十进制计数器 74LS90 3 构成分频器 U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字 U11～U12 与非门 多输入与非门 2 U13 J-K触发器 1 C1、C2 电容 2 C1=C2=104pf R1 R2 电阻 2 R1 =2K、R2=5.1K R、R` 电阻 2 R=1k,R`=47 U14 U20 门器件 非门 1 U15～U19 门器件 与门 6 多输入与门 U21～U23 门器件 与非门 3 多输入与非门 U24 触发器 J-K触发器 1 U25 晶体三级管 1 U26 喇叭 1 实现闹铃 六、设计体会 在整个课程设计完后，总的感觉是：有收获。
以前上课都是上一些最基本的东西，而现在却可以将以前学的东西作出有实际价值的东西。
在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。
但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是芯片的管脚接错了，有时更是忘接电源了。
在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。
特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。
但现在回过头来看，还是挺有成就感的。
三相交流电路试验结论如何写
《数字电路实验与课程设计》实验教学大纲2004版课程名称及性质：数字电路实验与课程设计 必修课英文名称： Digital Circuit Experiment and Course Design课程编号：050223课程类别：技术、专业基础课程总学时：32实验学时：32开设学期：5、6面向专业：电子信息科学与技术第一部分：实验一、实验目的和任务本课程目的是使学生掌握数字电路的基础理论，培养学生设计组合、时序及模数\\\/数模转换电路和设计综合应用电路的能力，并能够在查阅器件手册的基础上，熟悉各类数字电路元件的特点及应用。
使学生初步具有数字电路设计、制作、调试能力，并具有数字系统设计的思想。
二、实验教学的基本要求学生应掌握数制的概念和转换方法，掌握组合逻辑电路的基本特点与设计方法，掌握时序逻辑电路、脉冲波型产生电路、模数\\\/数模转换电路的基本特点与设计方法以及典型时序逻辑电路的工作原理与分析方法，会使用多种常用的器件手册，了解查找数字电路器件的常用途径，了解常用数字电路器件的分类，了解各类数字电路器件的物理特性，了解器件接口技术，并在此基础上，逐步熟悉常用数字电路器件的特性及应用，掌握数字电路的制作及调试，熟悉常用仪器的使用方法。
能够正确识别常用数字电路器件，能绘制电路原理图，掌握数字电路的布线规则、掌握电路的调试与故障的分析和排除。
三、实验项目基本情况（16学时）序号 实验项目名称 内容提要 实验学时 实验类型 实验地点1 组合逻辑电路设计与调试 门电路、编码、译码等逻辑电路设计与调试 4 设计 31#3752 触发时序电路设计与调试 触发器、计数器、移位寄存器应用电路与调试 6 设计 31#3753 脉冲波形产生电路设计与调试 555时基电路及其应用设计与调试 3 设计 31#3754 模数\\\/数模转换电路设计与调试 D\\\/A 、A\\\/D转换器 应用设计与调试 3 设计 31#375四、考核方式平时实验表现占该门实验课最终成绩的70%，实验报告成绩占该门实验课最终成绩的30％。
平时实验主要考察学生对实验电路的设计难易程度、电路连接调试、问题解决的能力，是否能够达到设计要求；实验报告主要考察学生对实验涉及的理论知识的掌握，对实验得到的结论和现象是否能够正确理解和分析，并能够合理的解释实验中出现的问题，正确判断实验的成功、失败。
五、实验教材或实验指导书《数字电路实验与课程设计》 孟宇 主编第二部分：课程设计一、课程设计的性质和目的本课程不仅要求学生获得电子技术方面的理论知识以及掌握理论设计方法，还要培养学生理论联系实际的能力。
本课程的课程设计环节，就是通过学生自己设计、搭建和调试电路，使学生对所学的理论知识有更深一步的理解，同时提高学生分析问题和解决问题的能力。
二、课程设计的基本要求1．掌握常用中、小规模集成电路芯片（如：逻辑门电路、译码器、数据选择器、计数器、寄存器等）的使用方法。
2．掌握逻辑电路的基本设计步骤（包括组合逻辑电路部分与时序逻辑电路部分），以及整体电路的实现方法。
3．具有一定的分析、寻找和排除电路常见故障的能力。
4．能正确使用常用电子仪器、仪表（如：万用表、示波器、时序信号发生器等）。
5．独立写出具有理论分析及设计方案论证的、并通过搭建电路调试验证其设计是正确的课程设计报告。
三、设计课题及内容和要求（16学时）1．设计并实现一个数字频率计本课题要求设计并实现一个数字频率计，设计参数自选，用于测量信号的频率，并用十进制数字显示。
2．设计并实现自主实验课题该课题要求利用所学数字电路知识，实现自拟课题设计功能并调试成功，设计难度与1设计题目相当。
以上题目任选一个。
三、课程设计时间安排实验前3周拟定、修改设计报告，第4周开题报告，第5周实验。
四、课程设计报告书写规范完成设计任务后，在课程设计的最后阶段，需要总结全部设计工作，写出完整、规范的设计报告，在指定的时间内提交指导教师。
课程设计报告要求有完整的格式，具体如下：论文分三部分——前置部分、主体部分和后置部分。
(一)前置部分：这一部分包括题目、作者（单位）、摘要、关键词。
题目要恰当、准确地反映论文的内容。
作者单位要写全校、院（系）名称及班级学号。
摘要是论文内容的概括与简述，应包括研究课题的创新思想和创新成果及其理论价值和现实意义。
关键词要准确、精练。
(二)主体部分：这一部分包括引言、正文、结论，是论文的正式部分。
引言作为论文的第一段，要简单说明选题的背景和意义、准备解决的问题及主要工作内容等。
正文是论文的主要部分，应包括课题的总体方案设计、方案论证及实现、数据分析处理、实验效果及理论分析等。
结论作为论文的最后一段，是对课题研究最终的、总体的评价。
结论中应明确本课题研究的创新点及创新成果、技术关键及技术难点、社会经济价值及研究方向的前景等。
结论应该准确、完整、精练。
说明：论文的主体部分可以设标题（具体格式见附例）。
文章的第一段就是引言，最后一段就是结论，中间各段就是正文。
不必再加“引言”、“正文”、 “结论”等小标题。
(三)后置部分：1、参考文献参考文献作为论文的附录，附在论文的后面。
参考文献是指在课题研究和论文撰写过程中对你有所启示和帮助的文献资料，包括著作、论文和网页。
参考文献的列写格式如下：[1]作者.著作名.出版地：出版社.出版年月[2]作者.论文名.期刊或杂志名.期号[3]网页（网址）……以上[1]、[2]为文献序号，其中[1]为著作的列写格式，[2]为论文的列写格式。
2、心得体会：内容中可以对本综合训练如何开展和进行提出自己的意见和建议。
(四)要求：①个人独立撰写，每人一份， ②字数：主体部分不少于3000字，摘要150—200字，关键词3—6个。
③版面安排：按A4纸排版。
页边距为：上、下各25mm,左35mm，右30mm；段间距及字间距：标准；行间距：单倍行距；页码：底部居中；作者（单位）占一行，其前、后各空一行（小四号）；主体部分与前置部分、后置部分之间各空一行；不做封面，不设页眉、页脚及页边框。
④字号选择：（见附例）。
五、成绩评定课程设计的考核结果按优秀、良好、中等、及格和不及格来评价。
对设计任务理解透彻，能够全面、正确、独立地完成设计内容所规定的任务，得出设计结果，并按时提交准确、完整、规范的设计报告，可评为优秀；按照设计任务要求能够顺利地完成任务，得出结果，按时提交较完整的、符合要求的设计报告，可评定为良好；按照设计要求完成了硬件线路的连接，基本完成了任务要求，提交符合要求的设计报告，可评为中等；基本完成设计目标，但不够完善，可能有若干小的缺陷，在帮助下能够完成任务要求，提交设计报告，可评为及格；不能完成指定的要求和任务，未提交设计报告的，评为不及格。
六、参考资料 1．“数字电路实验与课程设计实验指导书” 孟宇编 2．“电子技术基础”（数字版） 康华光编
大学PLC课程设计一般有哪些题目
我想提前吧它做了
高通滤波器：fc=4800Hz,fp=5000Hz,Ac=100dB,Ap=1dB 要求：用窗函数设计法设计，形成FIR滤波器，写出MATLAB的滤波器设计程序，画出各自滤波器的幅频特性和相频特性2楼有些过分了吧
怎样调数字石英钟
数字电子钟的设计（由数字IC构成）一、设计目的 1. 熟悉集成电路的引脚安排。
2. 掌握各芯片的逻辑功能及使用方法。
3. 了解面包板结构及其接线方法。
4. 了解数字钟的组成及工作原理。
5. 熟悉数字钟的设计与制作。
二、设计要求 1．设计指标时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2．设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出。
3．制作要求 自行装配和调试，并能发现问题和解决问题。
4．编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、设计原理及其框图 1．数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图 3-1所示为数字钟的一般构成框图。
图3-1 数字钟的组成框图 ⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路 分频器电路将32768Ｈz的高频方波信号经32768（ ）次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。
2．数字钟的工作原理 １）晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
图3-2所示电路通过ＣＭＯＳ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电 阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。
该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
从有关手册中，可查得C1、C2均为30pF。
当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
非门电路可选74HC00。
图3-2 COMS晶体振荡器 ２）分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。
例如，将３２７６８Ｈz的振荡信号分频为１ＨZ的分频倍数为３２７６８（２１５），即实现该分频功能的计数器相当于１５极２进制计数器。
常用的２进制计数器有７４ＨＣ３９３等。
本实验中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
ＣＤ４０６０计数为１４级２进制计数器，可以将３２７６８ＨZ的信号分频为２ＨZ，其内部框图如图3-3所示，从图中可以看出，ＣＤ４０６０的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
图3-3 CD4046内部框图 ３）时间计数单元 时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为１２进制计数器计数器，其输出为两位８４２１ＢＣＤ码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２１ＢＣＤ码。
一般采用10进制计数器74HC390来实现时间计数单元的计数功能。
为减少器件使用数量，可选７４ＨＣ３９０，其内部逻辑框图如图 ２.３所示。
该器件为双２—５－１０异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
图3-4 74HC390(1\\\/2)内部逻辑框图 秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。
ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。
将１０进制计数器转换为６进制计数器的电路连接方法如图3-5所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
图3-5 10进制——6进制计数器转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。
利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图3-6所示。
另外，图3-6所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。
图3-6 12进制计数器电路 4）译码驱动及显示单元 计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。
5）校时电源电路 当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图3-7所示即为带有基本RS触发器的校时电路， 图3-7 带有消抖动电路的校正电路 6）整点报时电路 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
报时电路选74HC30，选蜂鸣器为电声器件。
四、元器件 1．实验中所需的器材：5V电源。
面包板1块。
示波器。
万用表。
镊子1把。
剪刀1把。
网络线2米\\\/人。
共阴八段数码管6个。
CD4511集成块6块。
CD4060集成块1块。
74HC390集成块3块。
74HC51集成块1块。
74HC00集成块5块。
74HC30集成块1块。
10MΩ电阻5个。
500Ω电阻14个。
30p电容2个。
32.768k时钟晶体1个。
蜂鸣器。
2．芯片内部结构图及引脚图??????? ?图4-1 7400 四2输入与非门 ???????????图4-2 CD4511BCD七段译码\\\/驱动器? 图4-3 CD4060BD ?????????????????????????????????????图4-4 74HC390D? 图4-5 74HC51D ???????????????????????????图4-6 74HC30 3．面包板内部结构图 面包板右边一列上五组竖的相通，下五组竖的相通，面包板的左边上下分四组，每组中X、Y列（0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之间不相通。
五、个功能块电路图 1． 一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0---9显示，以次来检查数码管的好坏，见附图5-1。
图5-1 4511驱动电路2． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示，见附图5-2。
图5-2 74390十进制计数器3． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00和一个晶振连接成一个六进制计数器，数码管从0—6显示，见附图5-3。
图5-3 74390六进制计数器4． 利用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从0—59显示，见附图5-4。
图5-4 六十进制电路5． 利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位，见附图5-5。
图5-5 双六十进制电路6． 利用CD4060、电阻及晶振连接成一个分频——晶振电路，见附图5-6。
图5-6 分频—晶振电路7． 利用74HC51D和74HC00及电阻连接成一个校时电路，见附图5 查看原帖>>
基于单片机设计一个波形发生器，可产生方波、三角波、正弦波，且波形幅度、周期可调。
供用电技术专业 编辑供用电技术专业培养掌握供用电技术基本知识，具有供用电工程及电力系统施工、维护、自动控制、试验分析和技术开发能力的实用型、技能型人才。
中文名供用电技术专业专业代码550306修学年限三年一级学科材料与能源大类目录1 培养目标2 主干课程3 学习模式4 技术领域5 从业方向培养目标编辑培养在供电企业、工矿企事业等单位从事与供配电系统、用电系统相关的电气设计、运行、维护、管理及其变配电站电气设备的安装、调试、检修和用电监察与营业管等工作的高等工程技术应用性人才。
学生通过学习掌握本专业必备的基础理论和供配电系统、电气设备、电力系统正常运行、故障处理、供用电生产管理、营业管理等方面的专业知识，接受工程实践训练，具备从事电力网、变配电站、企业供配电工程设计、运行、检修、安装调试、用电监察、营业管理等工作的职业能力和职业素质。
[1] 主干课程编辑供用电技术的主要课程包括：电路、电机学、电子技术电力网及电力系统、供用电工程、继电保护及自动化 、高电压技术、用电管理、电能计量等。
学习模式编辑实践教学金工实习 电工实习 电子实习 专业概论实习 生产认识实习 毕业实习 课程设计 毕业设计 专业综合实践 职业资格培训专业实验该专业学生可在电工实验实训室、电子技术实验实训室、供配电技术实训室、工业检测技术实训室、可编程序控制器实训室、单片机技术实训室和电力自动化与继电保护实训室进行一体化教学。
学院拥有实训实习车间，学生可以进行电工综合实训。
该专业学生在三个校外实训基地进行毕业实习和顶岗实习。
技术领域编辑供用电技术包括：输电变电线路及设备安装调试；高、低压输电线路维护，变电站、所的电力运行监控，用电设备的使用维修等相关技术，所涵盖的范围除了微波弱电以外，几乎包含了全部强电的技术内容。
从业方向编辑学生毕业后可在电业系统、铁道牵引供电系统、工矿企业从事供用电工程设计、安装、维护及供用电技术的工程管理工作。
供电与用电技术的合称，同时包括供电与用电两种技术，
