设计一个数字秒表
数字秒表电路设计2007年12月18日 星期二 下午 09:16数字秒表电路设计一、工作原理 本电路由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。
如下图所示：启动清零复位电路主要由U6A、U6B、U7B、U7D组成，其本质是一个RS触发器和单稳态触发器。
J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。
开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。
当打开J1，合上J2键，J2与地相接得到低电平加到U6B的输入端，U6B输出高电平又加到U6A的输入端，而U6A的另一端通过电阻R15与电源相接得到高电平，（此时U6B与U6A组成RS触发器），U6A输出低电加到U7A的输入端，U7A被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。
当J1合上时，打开J2键，J1与地相接得到低电平加到U6A的输入端，U6A输出高电平加到U6B的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的QD---QA输出0000，经U1、U2译码输出驱动U9、U10显示“00”。
因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。
同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。
当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。
U4的9、10、7脚接高电平，当U4接收到来自U5的脉冲时，U4的QD---QA输出0001加到U2的DCBA端，经U2译码输出1001111经电阻R8~R14驱动数码管U10显示，此时数码管显示“1”，当U4计数到1001时，U4的15脚输出高电平接到U7C，经反相后得到低电平，加到U3的时钟脉冲端，U3A不具备时钟脉冲条件，当U4再接收一个脉冲时，U4的输出由1001翻转为0000，此时U4的15脚输出低电平通过U7C反相输出高电平，从而得到一上升沿脉冲加至U3的时钟端，使得U3的QD---QA输出0001加到U1的DCBA输入端，经U1译码输出100111，经电阻R1~R7驱动数码管U9，数码管显示“1”。
如此循环的计数，最后数码管U9、U10显示最大值99即9.9秒。
由集成块555、电阻R19、R18、电容C1、C2组成多谐振荡器，当接通电源，电源通过电阻R19与R18对电容C2进充电，当UC2上升到2\\\/3VCC时，集成块555的3脚输出低电平，内部三极管导通，C2通电阻R19进行放电，当UC2下降到1\\\/3VCC时，内部三极管截止，集成块555的3脚输出高电平，接着电源又通过电阻R19与R18对电容C2进充电，当UC2上升到2\\\/3VCC时，集成块555的3脚输出低电平，如此循环的充、放电，555的3脚输出100HZ的矩形方波信号加到U7A的输入端。
二、设计依据 本电路主要采用了二输入与非门74LS00，十进制BCD码计数器74LS160，BCD七段译码器\\\/驱动器7447，555时基集成电路，七段数码管。
利用74LS00可以组成RS触发器，单稳态触发器。
其74LS00的逻辑功能是有0出1，无0出0。
其逻辑表达式：Y＝\\\/（AB） ，真值表如下：A B Y 0 0 1 0 1 1 1 0 1 1 1 0 十进制BCD码计数器74LS160具备计数分频功能，其真值表如下：输入 输出 CLK CLR LOAD EP ET A B C D QA QB QC QD X 0 X X X X X X X 0 0 0 0 ↑ 1 0 X X A B C D A B C D X 1 1 0 X X X X X 保持 X 1 1 X 0 X X X X 保持 ↑ 1 1 1 1 X X X X 加法计数 ↑ 1 0 X X 0 0 0 0 0 0 0 0 逻辑功能：当CLR，LOAD，EP，ET均接高电平时，时钟CP端每来一个上升沿，计数器在原来的基数上加1，并从QA，QB，QC，QD，输出相应的十进制BCD码。
利用74LS160的这个功能特点可以设计出十分频器，计数器。
7447为BCD七段译码器\\\/驱动器，真值表如下：十进制 LT RB D C B A BI\\\/RBO a b c d e f g 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 1 1 X 0 0 0 1 1 1 0 0 1 1 1 1 2 1 X 0 0 1 0 1 0 0 1 0 0 1 0 3 1 X 0 0 1 1 1 0 0 0 0 1 1 0 4 1 X 0 1 0 0 1 1 0 0 1 1 0 0 5 1 X 0 1 0 1 1 0 1 0 0 1 0 0 6 1 X 0 1 1 0 1 1 1 0 0 0 0 0 7 1 X 0 1 1 1 1 0 0 1 1 1 1 1 8 1 X 1 0 0 0 1 0 0 0 0 0 0 0 9 1 X 1 0 0 1 1 0 0 0 1 1 0 0 7447为四线-七段译码器，可以用来驱动七段共阳极数码管，当LT，RBI，BI，端接高电平时，从DCBA端输入BCD码时，从abcdefg端输出相应的数码管显示码。
结合四线-七段译码器7447可以现实0到9个数字。
555时钟电路可以构成多谐振荡器，真值表如下： RST THR TRI OUT TD 0 X X 0 导通 1 >2\\\\3VCC >1\\\\3VCC 0 导通 1 <2\\\\3VCC >1\\\\3VCC 不变 不变 1 <2\\\\3VCC <1\\\\3VCC 1 截止 1 >2\\\\3VCC <1\\\\3VCC 1 截止 注明：6脚为THR，触发器输入端，低电平有效。
2脚为TRI，阀值输入端，高电平有效。
4脚为RST，总复位端，低电平有效。
7脚为DIS，放电端。
5脚为CON，控制端。
1脚接地，8脚接电源。
3脚为输出端。
TD为内部三极管。
三、电路图四、验证功能1、555振荡器输出波形与秒计数单元逻辑功能输出波形：五、总结报告（1）本电路采用555定时器及电阻、电容组成多谐振荡器为74LS160提供时钟信号。
（2）由74LS00两个与非门组成RS触发器，以及两个74LS00、C3、R17组成单稳态电路。
（3）利用74LS160作为十分频和加法计数，而U3、U4通过一个与非门进行级联。
（4）用两个7447作为译码驱动加到了数码管。
数字电子技术实习心得体会
心得体会 这一课程设我们将课堂上的理论知识有了进步的了解，并增强数字电子技术课程的兴趣。
了解了更多电子元件的工作原理，如：74LS138、74LS148、7448等。
同时也发现自对数电知识和电子设计软件掌握得不够。
其次在此次设计过程中由于我们频繁的使用一电子设计软件如：Proteus、protel等，因此使我进一步熟悉了软件的使用，同时在电脑的电子设计和绘图操作上进一步提高。
我认识到：数电设计每一步都要细心认真，因为任何一步出错的话，都会导致后面的环节发生错误。
比如在protel中画SCH电路时，就一定要细心确保全部无误，否则任何一个错误都会导致生成PCB板时发生错误，做成实物后就无可挽救了。
在PCB板的设计中，焊盘的大小,线路的大小，以及线间的距离等参数都要设置好，因为这关系到下一步的实物焊接。
在设计过程中遇到了一些问题，使得我查找各种相关资料，在增长知识的同时增强解决问题和动手的能力，锻炼我做事细心、用心、耐心的能力。
这一课程设计，使我向更高的精神和知识层次迈向一大步。
在以后的学习生活中，我会努力学习，培养自己独立思考的能力，积极参加多种设计活动，培养自己的综合能力，从而使得自己成为一个有综合能力的人才而更加适应社会。
java怎样设计一个数字秒表
思路： 1.声明变量：【开始时间】，【结束时间】，【总时间】。
都声明成long类型。
2.建立四个按钮，【开始】【暂停】【继续】【停止】 3.【开始】绑定方法：把系统当前时间赋值给【开始时间】=System.currentTimeMillis(); 4.【暂停】绑定方法：把系统当前时间赋值给【结束时间】=System.currentTimeMillis(); 然后【结束时间】减去【开始时间】的值赋给【总时间】并显示出来。
5.【继续】绑定方法：把系统当前时间赋值给【开始时间】=System.currentTimeMillis(); 6.【停止】绑定方法：把系统当前时间赋值给【结束时间】=System.currentTimeMillis(); 然后【结束时间】减去【开始时间】的值赋给【总时间】并显示出来。
数字逻辑 秒表设计
#include
你如果要分的话就在中断程序里改下，再简单改下显示程序的个数就好了
用定时器计数器设计一个简单的秒表
目录摘要I1Proteus简介12主要相关硬件介绍22.1AT89C52简介22.2四位数码管42.374LS139芯片介绍53设计原理54电路设计64.1电路框图设计64.2电路模块介绍74.2.1控制电路74.2.2译码电路74.2.3数码管显示电路74.3仿真电路图85设计代码86仿真图127仿真结果分析148实物图149心得体会15参考文献16摘要现在单片机的运用越来越宽泛，大到导弹的导航装置、飞机上各种仪表的控制、计算机的网络通讯与数据传输、工业自动化过程的实时控制和数据处理，小到广泛使用的各种智能IC卡、各种计时和计数器等等。
本次课设我们要设计一个能显示计时状态和结果的秒表，它是基于定时器\\\/计数器设计一个简单的秒表。
本次设计的数字电子秒表系统采用AT89C51单片机为中心器件，利用其定时器\\\/计数器定时和记数的原理，结合显示电路、LED数码管以及外部中断电路来设计计时器。
将软、硬件有机地结合起来，使得系统能够实现四位LED显示，显示时间为0～99.99秒，计时精度为0.01秒，能正确地进行计时，并显示计时状态和结果。
其中软件系统采用汇编或者C语言编写程序，包括显示程序，定时中断服务，外部中断服务程序，延时程序等，并在keil中调试运行，硬件系统利用PROTEUS强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。
关键词：秒表，AT89C51，proteus，C语言1Proteus简介Proteus是世界上著名
数字钟(闹钟+秒表+整点报时+校时)
总结设计报告数字钟设计内容简介数字钟的主要由74160计数器、7447译码器和显示电路来实现基本功能，而校时、整点报时、秒表和闹钟电路实现其扩展功能。
整个电路的秒脉冲（即1HZ）由事先封装好的分频电路产生，秒脉冲送入74160计数器，‘秒’‘分’‘时’的计数器分别送到对应的译码器，然后再将信号送到显示电路显示时间。
本次数字钟的设计计时周期为24小时制，显示满刻度为23时59分59秒，星期显示方面为周一~周六+周日。
扩展功能的校时电路为自动校时，在校准‘分’‘时’显示后，可以在这个数的基础上继续运行，在整点报时功能中，当数字钟运行至整点前4秒时（例：23时59分56秒）即开始报时，持续5秒后停止，整点报时功能不可手动关闭。
秒表功能方面，设计给定脉冲为100HZ，为4位显示，最大设计计时为60.99秒，可以手动暂停\\\/开始和清零。
最后是闹钟功能钟设计响应时间为60秒，并且可以手动开启\\\/关闭闹钟。
设计框图单元模块设计一、‘秒’电路秒电路由两片74161计数器加秒脉冲来实现60进制的计数，再通过两片7447译码器将信号给到显示模块来实现秒的功能。
二、‘分’电路‘分’电路和秒电路一样为60进制，由两片74160计数器和秒进位脉冲来实现分功能，再由7447译码器将信号给至显示电路三、‘时’电路‘时’电路和‘秒’‘分’电路有所不同，‘时’电路为24进制，可由两片74160计数器和分进位脉冲实现‘时’功能，再由译码器将信号给显示电路。
四、星期电路基
电子秒表设计电路图
电子秒表的设计一、设计要求…………………………………………………2二、设计的目的与作用………………………………………2三、设计的具体体现………………………………………21.电子秒表的基本组成………………………………32.电子秒表的工作原理…………………………………33.电子秒表的原理图……………………………………44.单元电路设计…………………………………………45.设计仿真与PCB制版…………………………………12四、心得体会…………………………………………………17五、附录………………………………………………………18六、参考文献…………………………………………………20一、设计要求1.以0.01秒为最小单位进行显示。
2.秒表可显示0.01～59:59:99秒的量程。
3.该秒表具有清零、开始计时、停止计时功能。
二、设计方案方案一：通过单片机来实现电子秒表基于51单片机电子秒表，设计简单，而且技术准确，缺点是价格相比于数字电路实现的秒表技术要昂贵。
方案二：采用数字电路来实现秒表计数，优点是价格便宜，计数精确，反应较快，缺点是，电路芯片较多，设计电路复杂。
经过比较选择了较为经济适用的数字电路。
二、设计的目的与作用1.培养我们运用有关课程的基础理论和技能解决实际问题，并进一步提高专业基本技能、创新能力。
通过课程设计，学习到设计写作方法，能用文字、图形和现代设计写作方法系统地、正确地表达课程设计和研究成果。
2.熟悉555
Verilog HDL的数字秒表和电子时钟设计
在module paobiao中把执行条件srt=1，在module shizhong中把执行条件srt=0;通过按键消抖，当按键按一下是对外部srt=~srt执行一次。
其他的计时很容易设计。
