数据选择器的实验报告
1、新建工程，取名为mux8_12、新建设计文件，选择File|New,在New对话框中选择Device Desgin Files下的Verilog File,单击OK，完成新建设计文件。
3、输入源文件，程序如下：module mux8_1(DOUT,A,D0,D1,D2,D3,D4,D5,D6,D7,CS);input [2:0] A;\\\/\\\/定义输入信号wire [2:0] A;\\\/\\\/定义内部结点信号数据类型input D0;input D1;input D2;input D3;input D4;input D5;input D6;input D7;input CS;wire CS;output DOUT;\\\/\\\/定义输出信号reg DOUT;always @(CS or D0 or D1 or D2 or D3 or D4 or D5 or D6 or D7) \\\/\\\/过程块结构，以下是逻辑功能描述部分 begin if (CS==1) DOUT<=0; else case(A) \\\/\\\/输入，输出对应的情况，即为行为描述语句 3'b000 : DOUT = D0; 3'b001 : DOUT = D1; 3'b010 : DOUT = D2; 3'b011 : DOUT = D3; 3'b100 : DOUT = D4; 3'b101 : DOUT = D5; 3'b110 : DOUT = D6; 3'b111 : DOUT = D7; default : DOUT = 1; endcase endendmodule\\\/\\\/结尾语句4、为设计源码生成图形设计文件，在Quartus11中点击File菜单，在Create\\\/Update中点击Create Symbol file for Current file,这时Quartus11会检查verilog源码是否有错误，没有错误的话就会为这个设计源码生成一个带外围接口的图形。
5、在Quartus11新建图形设计文件，点击File菜单下的New,选择Block Diagram\\\/Schematic File,点击OK。
在新建的图形设计文件中看到有很多小点，在随意的一个地方双击鼠标左键，会弹出，打开Project会出现一个Mux8_1,在右侧栏同时会显示它的顶层图形，这个图形就是在第4步，Quartus11为源码生成的图形文件，点击OK，用鼠标把图形符号拖动到刚才新建的带小点的文件中，从这个图形符号可以看出，VHDL源码中port部分全部显示出来，左边的是输入接口，右侧的是输出接口。
现在需要做的是把这些输入和输出接口与FPGA片外的管脚连接在一起，首先要把这些输入输出接口从FPGA片内引出来。
还是在空白处双击鼠标左键，弹出界面，在Name框里输入input,会出现input引脚的界面，点击OK把input引脚添加到图形设计中，采用同样方法添加其它9个input和output引脚。
连接mux8_1的外围接口和input引脚。
按住鼠标左键，从input引脚的末端拖动出一条线直到mux8_1对应的信号，每个引脚都是同样操作，完成后，其中A【2：0】用粗线说明它是2bit以上的信号，然后双击input引脚修改名称。
总结用门电路和数据选择器设计来组合逻辑电路的不同之处
除了集成度没有本质不同，因为数据选择器也是由门电路构成。
总结用门电路和数据选择器设计来组合逻辑电路的不同之处
门电路组成设计形式,设计时所需门电路器件多,电路复杂,应用价值差.运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简,接线方便,工作可靠性、稳定性高.因此利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计不足,提高电路设计水平.
总结用中规模集成全加器,译码器,数据选择器级联使用的方法及功能?
你可以看看数字电路书的各个主要器件。
想办法在一起完成一个功能。
比如说通过2个译码器后的输出到全加器里面，全加器结果输出到数据选择里面，完成一个非2进制的加法。
译码器和数据选择器实验报告
译码器和数据选择器12级电子信息工程20121060192朱加熊实验目的1、熟悉集成译码器和数据选择器。
2、掌握集成译码器和数据选择器的应用。
3、学习组合逻辑电路的设计。
实验仪器及材料1、双踪示波器2、器件：74LS00二输入端四“与非”门1片74LS20四输入端双“与非”门1片74LS139双2-4先译码器1片74LS153双4选1数据选择器1片实验内容1、译码器逻辑功能测试将74LS139译码器按图3.1接线，按表3.1分别置位输入电平，填输出状态表。
仿真结果Y0Y1Y2Y32、译码器转换将双2-4线译码器转换为3-8译码器。
（1）、画出转换电路图。
（2）、在试验箱上接线并验证设计是否正确。
（3）、设计并填写该3-8线译码器逻辑功能表，画出输入、输出波形。
电路图逻辑功能表注：表中Y=Yi表示Yi=0，其余输出值为13、数据选择器的测试及应用（1）、将双4选1数据选择器74LS153参照图3.2接线，测试其逻辑功能并填写功能表3.2.（2）、将试验箱上4个不同频率的脉冲信号接到数据选择器4个输入端，将选择端置位，使输入端分别观察到4种不同频率的脉冲信号。
（3）、分析上述实验结果并总结数据选择器的作用。
逻辑功能表4、应用设计（1）、用2-4线译码器74LS139和少量逻辑门设计一个一位全减器。
列出真值表和卡诺图，画
译码器和数据选择器 实验报告
实验三译码器和数据选择器一、实验目的1．熟悉中规模集成译码器电路的原理及功能；2．掌握中规模集成译码器的使用方法及功能测试方法；3．了解集成译码器的应用。
二、实验仪器设备和材料1.TPE-AD型数字电路实验箱1台2.3线-8线译码器74LS1381块3.双四输入与非门74LS201块4.四两输入与非门74LS001块5.双四选一数据选择器74LS1531块三、实验内容1.74LS138逻辑功能测试2.用74LS138和74LS20构成一位全减器3.用74LS138实现一个数据分配器4.用74LS138和74LS153构成一个四通道数据传输系统四、实验数据及相关图表①74LS138脚管分布图74LS138管脚分布图74LS138真值表②74LS138实现一个数据分配器③数据选择器（图如上）多通道数据传输：五、实验总结本次的实验不像上次那么简单，对于逻辑电路的应用需要更熟练。
74LS138的功能是将每个输入的二进制代码译成对应的输出高，低电平的信号，它是编码的反操作。
在实验过程中因为要控制更多的输入和观察记录等更多的输出，每一步都要准确无误才会得到正确的结果。
对双四数据选择器74LS153的使用相对困难。
首先是原理的理解，其次是线路的分配。
把74LS138和74LS153综合运用起来才能实现多通道数据传输。
应该先对电路的数字逻辑进行详细的分析，可以提高学习的效率也能加强对实验的理解。
关于数据选择器
在数字系统中，往往要求将并行输出的数据转换成串行输出，用数据选择器很容易完成这种转换。
例如将四位的并行数据送到四选一数据选择器的数据端上，然后在A1，A0地址输入端周期性顺序给出00 01 10 11,则在输出端将输出串行数据，不断重复。
数据选择器除了能从多路数据中选择输出信号外，还可以实现并行数据到串行数据的转换，作函数发生器等。
还有数电的问题可以百度消息我，我们刚考完这科，我考了84~
