抢答器课程设计实验总结怎么写
兰州理工大学技术工程学院 课程设计任务书 课程名称： 电子技术课程设计 题 目： 智力竞赛抢答器 专业班级： 学生姓名： 学 号： 指导老师： 审 批： 任务书下达日期 2009年 12 月 28日 星期一 设计完成日期 2010年 1 月 8 日 星期五 设计内容与设计要求 一、设计内容： 1．设计一个可容纳8组代表队参赛的智力抢答器，每组设一个抢答按钮，按钮的编号与选手的编号相对应。
2. 抢答器具有第一信号鉴别及数据锁存功能。
主持人将设备复位（清零）后，发出抢答指令，当第一组参赛者触动按钮时，该组指示灯亮。
此后，其他组别触动按钮无效。
3. 设计一个用数码管显示1~8组中最先抢答组别的电路。
4. 抢答器具有定时30S抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。
当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。
5．设计一个犯规判别电路，并用指示灯显示。
6．设置记分显示电路，每组预置100分，答对1次加10分，答错1次减10分。
7．功能扩展（自选） 二、设计要求： 1．思路清晰，给出整体设计框图和总电路图； 2．单元电路设计，给出具体设计思路和电路； 3．写出设计报告； 主要设计条件 1． 在实验楼南楼的四楼“综合实验室”和“电子实验室”调试。
2． 提供调试用实验箱和电路所需元件及芯片。
说明书格式 1． 课程设计封面； 2． 任务书； 3． 说明书目录； 4． 设计总体思路，基本原理和框图（总电路图）； 5． 单元电路设计（各单元电路图）； 6． 安装、调试步骤； 7． 故障分析与电路改进； 8． 总结与体会； 9． 附录（元器件清单）； 10． 参考文献； 11．课程设计成绩评分表 目录 1 绪论 6 2 设计方案 7 2.1 设计方案和要求 7 2.2 设计思想和原理 8 2.3 单元电路的设计 8 （1）抢答器部分电路设计 8 （2）定时电路设计 9 （3）报警电路设计 11 （4）计分电路设计 11 2.4 总体设计 12 3 EWB仿真 15 4故障分析与电路改进 15 5部分重要原件引脚图及其功能表 18 6心得体会 20 7附录 22 参考文献 22 1 绪论 智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。
抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。
但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。
所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。
在本次课程设计中，将主要设计一个供八人使用的定时抢答器。
他要实现以下主要功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。
抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。
当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。
同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答。
若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。
2 设计方案 2.1 设计方案和要求 1.给定的主要器件：74ls148 74ls138 74ls192 555 发光二极管 显示器 2功能要求：设计一个智力竞赛抢答球，可同时共8个选手参加比赛，并具有定时抢答功能。
具体功能要求如下： 基本功能： （1） 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的选号分别是s0，s1，s2，s3，s4，s5，s6，s7。
（2） 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。
（3） 抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在led数码管上显示选手的编号，同时扬声器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止 （4） 抢答器具有定时30S抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。
当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。
（5） 设计一个犯规判别电路，并用指示灯显示。
（6） 设置记分显示电路，每组预置100分，答对1次加10分，答错1次减10分。
（7） 功能扩展（自选） 2.2设计思想和原理 多路智力抢答器的组成框 该设计抢答器的电路主要是由抢答电路，触发电路，触发锁存电路，七段显示译码器几部分构成。
工作原理：通电后，主持人将开关拨到“清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间：主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时抢答。
选手在定时时间内抢答时，抢答器完成：优先判断，编号锁存，编号显示，扬声器提示。
当一轮抢答之后，定时器停止，禁止二次抢答，定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始：状态开关 2.3单元电路的设计 (1)抢答器电路的设计 该部分主要完成两个功能：一是分辨选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
选用优先编码器74ls148和RS锁存器可以完成上述功能，所组成的电路图如下所示。
这个电路的工作原理过程：当主持人控制开关s置于“清零” 端时，RS触发器的R非端均为0，4个触发器输出（Q4--Q1）全部置0，使74ls148的BI的非=0，显示器灯灭：74ls148的选通输入端ST的非=0，使之处于工作状态，此时锁存电路不工作。
当主持人把开关S置于“开始”时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号，当有选手将键按下时（比如按下s5），74ls148的输出Y2Y1Y0的非=010，YEX的非=0，经RS锁存后，CTR=1，BI的非=1，经74ls148译码后，显示器显示为“5”。
此外，CRT=1,使74ls148的ST的非为高电平，封锁其他按键的输入。
如果再次抢答需有主持人将S开关重新“清除”，电路复位。
（2）定时电路的设计 节目主持人可根据抢答题的难以程度，来设定某一次抢答的时间，通过 置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用可由两片十进制同步加减计数器74Ls192、译码器7448、气短数码显示管来进行设计。
其中，两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
74LS192是同步十进制可逆计数器，具备双时钟输入，同时具备清零和置位功能。
其管脚图如图所示： （3）报警电路的设计 这部分电路我们是由555构成多谐振荡器，振荡频率fo=1.43\\\/【（R1+2R）C】，其输出信号经三极管推动扬声器。
PR为控制信号，当PR为谐振荡器工作；而当PR为低电平时，电路停振。
2.4 总体电路设计和电路图 经过以上分析，我们将各部分电路连接，并加以适当控制，即得到了八位定时抢答器的总体电路图。
如图11所示： 其工作原理是： 八位选手编号分别为0、1、2、3、4、5、6、7，对应按钮分别为S0、S1、S2、 S3、S4、S5、S6、S7； 首先主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片74LS192的D、C、B、A四个管脚的高低电平来进行（例如要设定时间为60s,就将十位的192的D、C、B、A分别置位为0、1、1、0，而将各位的192的D、C、B、A都置于0）。
当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平分为三路：一路输出到集成单稳态触发器74LS121的输入端，使其产生单个周期为0.5S的脉冲，驱动报警电路发出声响，即实现了发声提示的功能；另一路输出到74LS192的LD端，使其处于高电平而开始减 计数；还有一路输出到锁存器的C端； 若没有选手安东按钮，则74LS373输出全为高电平，74LS148也输出高电平，E0端输出低电平至7448的灭灯输入RI\\\/RBO端，使得信号经7448到显示器 上时无显示； 当任意一路（设1）抢答器按下按钮时，八D锁存器74LS373工作，与输入端相对应的输出端（1）输出高电平，则锁存器输出的八位电平经8～3八位优先编码器74LS148编码输出的A0～A2成为与输入信号相对应的三位二进制码，而74LS148的管脚15（E0）的输出电平由低变高，输出到七段译码显示器74LS48的二进制码经其译码后输出到七段共阴数码管上，则显示器上显示对应的编号（1）。
此时，7448的RI\\\/RBO端输出高电平，开关出也输出高电平，二者经过与非门输出低电平，经过与门还是低电平输出到锁存器373的C端，起到所存功能，其他选手若再按动对应按钮也无对应输出，，即实现了抢答功能； 同时，由于74LS148的E0段输出高电平输出到集成单稳态触发器74LS121的输入端，使其产生单个周期为0.5S的脉冲，驱动报警电路发出声响，即实现了发声提示的功能； 同时，74LS148的GS端输出电平由高变低，与秒脉冲发生器产生的秒脉冲相与后输出为0，使得无脉冲抵达计数器192的Down端。
计数器停止工作，保持原来显示不变，即实现了暂停减计数使其记录抢答时间的功能； 当选手回答完问题后，主持人将开关置于“清零”的位置，输出低电平，也是分为三路：一路与74148的E0端（高）与非后变为高电平输出到373的使能端C，使得锁存器不再锁存数据，此时，抢答部分显示器灭灯无显示，实现了清零； 另一路低电平输出到计数器192的LD端，而CR端也是低电平，所以使得对应显示器输出预置的数据； 若在定时部分计数器倒计时到00还无选手按动按钮的话，两片74LS192的借位输出端都输出高电平，二者相与后输出高电平到单稳态触发器74121的B端口，使其产生周期为0.5s的脉冲刺激报警电路发声提示 计分电路图 3 EWB仿真 按照总体电路图在仿真软件EWB上一一选择芯片并进行连接，然后启动开关观察。
当仿真结果和预期一样，则证明仿真成功。
设计的电路是正确的。
4故障分析与电路改进 1． 显示器上不显示数字，我们从后级往前级进行测试，首先用1.5～2V的电压作用各个笔段,看对应各笔段是否亮,判断是否完好。
若完好则继续检测74ls148芯片是否完好。
在74ls148的A、B、C、D四个输入端随意输入一组二进制数码（用高低电平表示1和0，此处注意要用到8V以上的电源电压），看是否能显示数字。
无显示的故障一般问题出在这两个环节。
2． 若显示器上显示的是不符合要求的数字，在设计原理正确的前提下，首先通过测试判断74ls148的输出a～g与LED管的a～g笔段是否连接有错。
其方法是74ls148的输出a～g分别按规律输入高低电平，观察LED管是否显示相应的数字。
如果这个环节正常，则问题在二极管编码电路，再逐一进行检查。
3． 如果不能锁存，或是锁存不了1和7，则问题在锁存电路，应该从原理上进行分析。
锁存电路的设计原理是：启用CD4511的锁存功能端LE，高电平有效，即输入高电平时执行锁存功能。
锁存器应能锁定第一个抢答信号，并拒绝后面抢答信号的干扰。
如何设计呢，我们对0～9十个数字的显示笔段进行分析，只有0数字的d笔段亮与g笔段灭，其它数字至少有一点不成立。
由此可以区分0与其它数字。
我们将LED管的a笔段与g笔段的输入信号反馈到锁存电路，通过锁存电路控制锁存端LE输入为0或1（锁存与否）。
当LED显示器显示为0时，LE=0，CD4511译码芯片不锁存；当LED显示器显示其它数字时， LE=1，芯片锁存。
这样只要显示器上显示为0，74ls148译码芯片才不锁定，显示其它数字均锁存。
所以只要有选手按了按键，显示器上一定是显示1～8的数字，LE=1芯片锁存，之后任何其他选手再按下按键均不起作用。
例如SB1键先按下，显示器上显示1，LE=1芯片锁存，其他选手再按SB2～SB8，显示器上仍显示1，SB1按下之后的任一按键信号均不显示。
直到主持人按清零键SB9，显示器上又显示0，LE=0，锁存功能解除，又开始新一轮的抢答。
若所有的数字都不能锁存，说明不管LED显示什么数字，74ls148管脚的5脚输入为电平，可能是5脚与地短接或者是锁存电路的两个二极管VD13和VD14断开等故障；若只有1和7两个数字不显示则可以分析一下其原因：显示1和7数字时g段不亮，74ls148的g输出端为低电平，VD14截止，而b段亮d段不亮本应该三极管VT截止而使VT13导通，产生高电平（锁存信号）给LE，现在不能锁存说明VD13截止，推断是三极管击穿损坏。
4． 在测试的过程中我们一定要注意，高低电平的测试电压数值要针对不同的电路而选取不同的数值。
比如，针对LED管，高电平只能用1.5～2V,而在CD4511的输入端高电平要用到8V以上的电源电压。
选高了，会烧管子；选低了，会看不到效果，甚至产生误判断。
5. 判断PNP型和MPN型晶体管：用万用表的R×1k(或者R×100)档。
用黑表笔接晶体管的某一个管脚，用红表笔分别接其它两脚。
如果表 针指示的两个阻值都很大，那么黑表笔接晶体管的某一个管脚，用红表笔接其它两脚。
如果表针指示的两个阻值都很大，那么黑表笔所 接的那一个管脚是PNP型的基极，如果表针指示的两个阻值都很小，那么黑表笔所接的那个一个管脚是NPN型的基极；如果表针指示的阻 值一个很大，一个很小，那么黑表笔所接的那一个管脚不是基极。
这就要另换一个管脚来试。
以上方法，不但可以判断基极，而且可以 判断是PNP型还是NPN型晶体管。
判断基极后就可以进一步判断集电极和发射极。
先假定一个管脚是集电极，另一个管脚是发射极。
然后反过来，把原先假定的管脚对调一下，再估测β值，其中，β值大的那次的假定是对的。
这样就把集电极个发射极也判 5部分重要原件引脚图及其功能表 （1）74ls148 管脚图 （2）74ls192 管脚图 功能表 （3）555 管脚图 6 总结与体会 转眼间两周数字电子课程设计转眼就结束了，通过这次课程设计，我学会了许多课本上学不到的东西，同时也加强了我的动手、思考和解决问题的能力，受益匪浅。
通过杨老师的讲课，杨老师从整体上给我们说明了设计的大体思路，每一步该实现怎么样的功能，怎么实现该功能。
而我们的任务是通过这次杨老师的讲课去找资料了解各芯片的功能，并通过芯片实现其功能。
接下来的任务就去找资料，设计电路图，并且仿真。
为了弄懂74LS192芯片的功能，我从图书馆里借来了好几本书，同时也在网上找了资料再到逻辑功能，经过一番努力终于解决啦，还有其它的芯片的功能也要慢慢的去琢磨。
而在课程设计过程中，我觉得是对课本知识的巩固和加强，由于课本上的知识太多，同时平时课间又没有好好的运用额理解个个元件的功能，而且考试的内容有限，所以在这次课程设计过程中，我们了解很多元件的功能，对其在电路中的使用有更多的认识。
从前的学习过程过于浮浅，只是流于表面的理解，而现在要做课程设计，就不得不要求我们对所用到的知识有更深层次的理解。
因为课程设计的内容比及书本中的理论知识而言，更接近于现实生活，而理论到实践的转化往往是一个艰难的过程，它犹如一只拦路虎，横更在我们的面前。
但是我们毫不畏惧，因为我们相信我们能行。
前几天的主要任务是设计和仿真出主体电路。
虽然在设计中会遇到这样那样的问题，有时认为是正确的，而在仿真中却出现了这样那样的问题。
比如说在设计好的主电路图要实现南北各灯泡的状态，电路图我认为是对的，而在仿真的是后去出现了问题，就是出现了一个出状态，其它的都是正确的，经过了反复的检查没什么问题，后来问杨老师，其实没有问题，在实际中就不会出现了这种问题啦，所以有不懂的还是要问老师，那样还节省很多的时间。
电路图接好了，下面就是接线啦，这可是一个比较麻烦的事。
首先要测试个芯片是否有问题，电路板有没有问题，以及导线是不是断了。
这一系列的工作都是细心的事，容不的半点马虎。
在接线的时候要细心和耐心、恒心，这样才能做好事情。
首先是线的布局上既要美观又要实用和走线简单，兼顾到方方面面去考虑是很需要的，否则只是一纸空话。
同时接好了一步电路以后，最为重要的是检查这部分是不是接对了。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅，今后的制作应该更轻松，自己也都能扛的起并高质量的完成项目。
两周的课程设计已经结束，我将珍藏这段难忘的时光，是她让我让我知道，任何一种小小的成绩后面，也许就隐藏着许许多多不为人的艰辛。
在此，我要感谢给予我们精心辅导的杨老师，还有其他代理课程设计的老师，也向他们表示衷心的感谢
7 附录.元器件清单 74ls148 1个 74ls138 1个 74ls192 2个 555 2个 JK触发器 2个 面包板 1块 调试箱 1个 参 考 文 献 1．《电子线路设计、实验、测试》（第二版） 华中理工大学出版社-------谢自美 主编 2．《新型集成电路的应用》---------电子技术基础课程设计 华中理工大学出版社 梁宗善 主编 3．《电子技术基础实验》 高等教育出版社-------------陈大钦 主编 4．《电子技术课程设计指导》 高教出版社-------------------彭介华 主编
求四路智能竞赛抢答器的设计电路
简易抢答器1、设计目的抢答器方案很多，有用专用芯片设计的、有用复杂可编程逻辑的、有用单片机设计制作的、也有用可编程控制器完成的，但由于专用电路芯片通常是厂家特殊设计开发的，一般不易买到或价格较高，用其它方式设计的需要设计者具有相应的理论知识，并要通过仿真器、应用软件、计算机等辅助设备才能验证完成，不利于设计者的设计和制作。
而有些实际竞赛的场合，只要满足显示抢答有效和有效组别即可，故我打算不用所给的参考电路，而用一片（8位的数据锁存器）来实现此简易抢答器的功能。
这是一个显示方式简单、价格低廉、经济实用的抢答器。
在要求不高的场合，能完全符合需要。
2、设计要求（1）、抢答器分为8组，每组序号分别为1、2、3、4、5、6、7、8，按键SB0-SB7分别对应8组，抢答者按动本组按键，组号立即在上显示，同时封锁其他组的按键信号。
（2）、系统外设清除键，按动清除键，自动清零灭灯。
（3）、数字抢答器定时为30s，通过控制键启动抢答器后，要求30s定时器开始工作，点亮。
（4）、抢答者在30s内进行抢答，则抢答有效，如果30s定时到时，无抢答者，则本次抢答无效，系统短暂报警。
(5)、抢答者违规显示。
3、设计原理3.1 抢答器总体原理框图 如图1所示为总体原理框图。
其工作原理为：接通电源后，主持人将开关FW拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始状态，宣布开始抢答器工作。
定时器开始倒计时。
选手在规定的30s定时时间内抢答时，抢答器完成：优先判断、编号显示、扬声器提示,倒计时显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作清除和开始状态开关。
图1 抢答器原理框图3.2 单元3.2.1 抢答器电路设计电路如图2所示。
电路选用1片8位数据锁存器，8只组别按键开关KEY_1—KEY_8，8组别抢答有效的状态显示发光二极管LED_1—LED8,一个复位按键FW等组成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，对应的LED亮；二是禁止其他选手按键，其按键操作无效。
图2 抢答器电路图表1为的逻辑状态表。
图3为MOTOROLA公司的74LS373的封装形式。
表1 74LS373逻辑状态表图3 74LS373的封装形式工作过程：该8路竞赛抢答器，每组受控于一个抢答按键开关，高电平表示抢答有效；设置主持人控制FW用于控制整个系统清0和抢答有效开始控制的启动。
每按下一次复位键FW时，使8D锁存器的控制端G为高电平，若组别按键开关KEY_1—KEY_8中任何一个都没按下，即对应8D锁存器的输入端D均为低电平，则此时8个输出端均为低电平，对应的发光二极管均不点亮，表示抢答者正在准备状态；按下复位键FW时，8D锁存器的控制端G为高电平，若组别按键开关KEY_1—KEY_8中存在一个或几个处于按下状态，即与之对应的8D锁存器的输入端D为高电平，此时与之对应的8D锁存器的输出端立即为高电平，对应的发光二极管被点亮，表示抢答者违规了；只有每按下一次复位键FW，并在复位键FW抬起后，抢答才是有效的。
系统具有第一抢答信号鉴别何锁存的功能。
在主持人将系统复位并使抢答有效开始后，第一抢答者按下抢答按钮，对应的输入引脚接高电平1。
或门电路使三极管VT1基极得到高电位，将8D锁存器的输入信号锁存在了输入端，输入端的信号变化将不再影响输出端。
对应点亮的发光二极管指示出第一抢答者的组别。
在显示有效的组别的同时，也可同时采用蜂鸣器警示。
3.2.2 30s定时电路在30秒内，首先按动序号开关的组号立即被锁存到上，与此同时，8D锁存器禁止工作，封锁其他组的按键信号。
若定时时间30秒已到而无抢答者，锁定编码器，抢答按键信号无效，同时定时器输出信号，是报警电路发出短暂报警信号，说明本次抢答无效，发光二极管熄灭。
30秒定时电路采用图4所示电路，图中当主持人按下开关时，为30秒计数器送入置数信号，计数器完成置数。
当释放开关后，计数器进行递减计数，当计数器为零时，封锁秒脉冲，计数器停止计数，并且封锁74LS373 是按键信号不能再进入，使抢答无效。
图4 定时电路 我又输出了两路BO信号，分别为两个74LS192的借位脉冲信号。
通过仿真来观察进位脉冲，以便于外围电路的扩展。
30秒定时电路使用的元件：74LS192、与非门、开关。
如下所示：表2为74LS192逻辑状态表（功能表）。
74LS192是十进制同步加法\\\/减法计数器。
表2 74LS192逻辑状态表3.2.3 秒脉冲产生电路秒需要产生一定精度和幅度的矩形波信号。
实现这样矩形波的方法很多，可以由非门和石英振荡器构成，可以由单稳态电路构成，可以由施密特触发器构成，也可以由构成等等。
不同的的电路对矩形波频率的精度要求不同，由此可以选用不同电路结构的。
本设计中由于秒脉冲信号作为计时器的计时脉冲，其精度直接影响计数器的精度，因此要求秒脉冲信号有比较高的精度。
一般情况下，要作出一个精度比较高、频率很低的振荡器有一定的难度，工程上解决这一问题的办法是先做一个频率比较高的矩形波振荡器，然后将其输出信号通过计数器进行多极分频，就可以得到频率比较低、精度比较高的，其精度取决于振荡器的精度和分频级数。
按照这样的思路设计出图5所示的秒。
图5 秒脉冲信号发生器3.2.4 报警电路报警电路采用如图6所示电路，由和三极管构成。
其中555构成，振荡频率fo=1。
43\\\/[（RI+2R2）C],其输出信号经三极管推动扬声器。
PR为控制信号，当PR为高电平时，工作，反之，电路停振。
图6 报警电路4、 设计步骤4.1用Quartus II v7.1软件仿真4.1.1抢答器部分仿真用Quartus II v7.1先创建一个工程文件,在工程文件下建立一个原理图文件,取名为qiang.bdf。
画出抢答器部分原理图如图7所示。
将电阻、三极管等模拟元器件按其逻辑关系转换为逻辑门电路在Quartus II中实现。
图7 抢答器原理图从Processing\\\/Start Compilation进行编译,如图8所示编译成功。
编译完成显示30 warmings，30个警告可以忽略，继续下一步骤。
图8 抢答器原理图编译成功通过原理图编译后，建立波形文件，装载入输入\\\/输出信息并设置输入信号，对各INPUT输入端输入相应的信号，进行仿真Processing\\\/Start Simulation，如图9所示抢答器波形图仿真通过。
图9 抢答器波形图仿真成功抢答仿真结果如图10所示：图10 抢答器功能仿真【说明】仿真抢答过程，假设由任一组别先按下抢答键，其余几组分别在之后任一时刻按下。
KEY_1在第一时刻输入高电平“1”表示1组先按下，其余各组分别在之后抢答。
由仿真结果可以看出LED_1一直保持高电平“1”不变，表示1组别对应的LED灯点亮，获得抢答权。
由此可见，此电路实现了抢答的基本功能。
4.1.2 30s定时电路部分仿真用Quartus II v7.1软件以同样的方法，画出30s定时电路如图11所示：图11 30s定时电路同样，经过原理图编译、仿真，如图12所示：图12 定时电路编译 图13 定时电路仿真定时电路仿真结果如下图14所示：图14 定时电路仿真【说明】此电路主要芯片为2片74LS192，是十进制同步加法\\\/减法计数器，所以需要同步时序脉冲的控制，所以输入为1Hz的秒脉冲，以及主持人控制开关FW输入为高电平“1”，使定时电路计数有效，观察输出信号H、L信号（已经大包），分别为高位的4位输出、低位的4位输出，打包成16进制输出，我们可以从仿真电路图中直接看出结果：30－29－28－27－26………………………………01、00并且高位借位信号BO1从高电平“1” 低电平“0”，实现了30s定时的功能，输出的借位脉冲可以给报警电路，使蜂鸣器报警。
4.2用Multisim 10软件仿真图15 抢答器原理图仿真从仿真图中可以直观地看出当2号组别键按下时，对应的2号LED发光，再当主持人按下复位键J1时，LED灯熄灭，当复位键弹起时，即可以开始抢答。
4.3 用Protel 99se画抢答器部分原理图如图16所示为用Protel 99se软件画出了抢答器部分电路的原理图。
图17为抢答器电路板图16 Protel 99se原理图图16 抢答器电路板5、设计总结此简易抢答器的设计通过Quartus II和Multisim 10软件的仿真，证实了其在实际中的运用的正确性和可靠性。
完全可以实现任务的要求。
并且还有一个独特的功能，就是能够识别出违规抢答的组别，增加了其实用性。
6、心得体会通过这次课程设计,我学到了很多书本上没有的实际的知识,熟悉了一些元器件、芯片在工程中的灵活运用。
在设计及制作过程中，遇到过一些困难。
通过上网和去图书馆查资料解决之。
并且在网上搜集到了一些元器件及电路的相关资料对以后的学习及工作是很有帮助的。
最重要的是我学会了自学的方法，这将使我今后离开学校，踏上社会是相当有帮助的。
其次是进一步熟练地掌握和运用了相关的专业软件，提高了我们自身的专业素质。
这也是我们工科学生所必须掌握的基础技能。
同时也深深的体会到，我们书本上所学的知识和实际的东西相差甚远，我们所不懂的知识还有很多，因此今后我们要更加注重实际方面的锻炼和运用。
麻烦谁有八路智能抢答器毕业范文借鉴下
电子技术课程设计 ——————八路智力竞赛抢答器 学院： 华科学院 专业，班级：电气工程及其自动化062203H 姓名 段超 学号： 200622050308 指导老师： 黄庆彩 2008年1月 目录 一 设计任务与要求……………………………………3 二 总体框图……………………………………………3 三 选择器件……………………………………………4 四 功能模块……………………………………………6 五 电路的装配调试……………………………………9 六 心得体会……………………………………………11 八路智力竞赛抢答器 一．设计任务与要求 1.任务和要求 抢大器能容纳8名选手，并且给出相应的编号为1、2、3、4、5、6、7、8，为每名选手设置一个按键。
为了简化设计，可以利用试验仪上的逻辑电平开关。
（这部分要求由我主要负责） 设置一个给工作人员清零的开关，以便能开始新的一轮的抢答。
为了简化设计，可以利用试验仪上的逻辑电平开关。
用LED数码管显示获得优先抢答的选手的编号，一直保持到工作人员清零或1分钟倒记时答题时间结束为止。
用LED数码管显示有效抢答后的1分钟到记时答题时间。
用喇叭发声知识有效抢答及答题时间的结束。
（这部分要求由我主要负责） 秒信号不必考虑时间精度，可利用试验仪上所提供的连续脉冲（方波）。
二．总体框图 根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。
可将主电路分为一个十六进制（实现一分钟倒记时答题时间）计数、译码、显示电路；数据采集电路（获得优先抢答选手的编号）分为8路抢答开关、八D数据锁存器、优先编码器、加1电路；控制电路分为锁存控制、倒记时控制、音响控制；音响电路分为单稳态触发器、音振及喇叭电路。
以下是我设计的总体框图：如图1所示 图一 总体框图 三．选择器件 整个电路的电子器件有：555定时器，74LS192，74LS148，74LS373，74LS00，74LS04以及若干电容和电阻。
我详细介绍一下我所设计的这两个电路中所用到的重要器件（555定时器和 74LS373）： 1．555定时器 555 定时器是一种模拟和数字功能相结合的中规模集成器件。
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555 定时器的内部电路框图和外引脚排列图分别如下图2： 图2 555定时器的内部电路框图和外引脚排列图 它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。
它提供两个基准电压VCC \\\/3 和 2VCC \\\/3 555 定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制 RS 触发器和放电管的状态。
在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC \\\/3，A2 的同相输入端的电压为VCC \\\/3。
若触发输入端 TR 的电压小于VCC \\\/3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。
如果阈值输入端 TH 的电压大于 2VCC\\\/3，同时 TR 端的电压大于VCC \\\/3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。
2．74LS373 74373八D锁存器为三态输出的8 D透明锁存器, 373的输出端O0-O7可直接与总线相连。
当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。
当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端LE为高电平时，O随数据D而变。
当LE为低电平时，O被锁存在已建立的数据电平。
当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。
373引出端符号： D0～D7-----数据输入端 OE-----三态允许控制端 LE-----锁存允许端 O0-O7-----输出端 74LS373外部管腿图、真值表、逻辑图，如下图3所示： 图3 74LS373外部管腿图、真值表、逻辑图 真值表中：L——低电平； H——高电平； X——不定态； Q0——建立稳态前Q的电平； G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。
图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；当G为下降沿时，将输入数据锁存。
四．功能模块 根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。
1.主电路由六十进制计数器和译码、显示电路两部分组成。
2.控制电路由锁存控制和倒计时控制两部分组成。
以上的这两大模块部电路均由我的搭档负责 以下的数据采集电路和音响电路两个模块是由我主要负责，下面我就详细说明我所设计的这两模块： 3．数据采集电路 （1）．八路抢答开关 为8位选手提供8个抢答的按钮，这样可以在松开按钮后及时复位，为下次做准备。
这部分我利用的是试验仪上的8个逻辑开关，在接电路图的时候，只用一个开关仿真。
（2）.八D数据锁存器 采用八D数据锁存器74LS373，抢答前应使锁存允许LE=1，此时允许选手抢答，当有选手抢答有效时，要利用控制电路中的LE=0，使数据被锁存，其它选手就抢答无效了。
（3）.优先编码器 采用优先编码器74LS148，因为采用了高速控制电路，因此一旦抢答，立即锁存。
我所设计的控制电路将充分利用74LS148的两个输出信号：选通输出Ys和扩展输出YEX。
以下是我设计的数据采集电路电路图如图4所示： 图4数据采集电路 4．音响电路 （1）.单稳态触发器 设音响提示时间为2秒左右，可采用一脉宽为2秒的单稳态触发器实现。
实现单稳态触发器的方法有很多，可以用与非门或者非门电路实现微分型单稳、利用施密特触发器实现单稳、集成单稳等。
现采用555定时器实现，注意其脉宽的计算公式为tw=1.1RC.若一个负脉冲触发信号到来，将有效触发单稳态电路产生一个脉宽为2秒的正脉冲。
（2）.音频振荡器及喇叭电路 利用555定时器实现频率约1kHz的音频振荡器，因555定时器有较强的功率输出能力，可以直接推动喇叭输出。
当单稳态触发器进入暂稳态产生一个正脉冲时，控制555定时器开始工作，发出响声；当单稳态触发器自动返回稳态后，555定时器清零，不能发声。
以下是我设计的电路图如图5所示： 图5 音响电路 五 电路的装配与调试 1．由图中所示的定时抢答器的总体方框，按时信号的流向分单元装配，逐级级联。
2．我接好电路后，开始检验我的结果，发现当有选手抢答后，没有开始倒计时，经过老师的指正我们找到了原因，并立即改正，实现了要求的结果。
3．我将裁判的开关拨至0再拨回1时，发现是总能在任意时间重新抢答。
（与设计要求相符） 4．我检查到，当计数器减到00时，产生了一个负脉冲信号，同时也允许开始新一轮的抢答。
（与设计要求相符） 5．最后我检查的是我所设计的音响电路，当我拨动一个选手开关后，音响电路所对应的绿灯开始发光，并开始倒计时。
当计数器减到00时，绿灯再次发光提示。
（与设计要求相符） 现给出我所设计的总电路图如图6所示： 图6 总电路图 我的仿真结果图如图7所示： 图7 分别是倒计时、数据采集、音响电路的仿真结果 六 心得体会 在设计之前，参考了许多相关的资料。
在设计中又参考了以前讲过的四路抢答器的原理图，有了基本的思路。
但着手设计时，又出现了许多未预料到的问题，例如元件的选择：在选择编码器时，是采用普通编码器还是优先编码器。
普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。
所以选择了优先编码器。
但是74LS系列中众多不同管脚的类型，选择哪个作编码器。
经过查找，选择了74LS192，因为想用数字的形式显示抢答者的编号，所以选择了数码显示管，但数码显示管不能直接，数码显示管需要由TTL或CMOS集成电路驱动，所以在TTL还是CMOS集成电路上又进行了比较和选择。
最后选择了数显译码器，用它将输出的二进制代码译成相对应的高、低信号，用其作为数码显示管的驱动信号，数码显示管显示出相对应的选手编号。
在音响电路中，根据设计需要选择了555定时器。
在一些设计原理上也遇到了许多新问题。
发现当电源接通后，无论有无人按按钮都会使音乐集成电路通电发出声响，经同学以及老师的指证，发现导通的原因，并及时的改正。
通过这次八路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多掌握的不太牢的知识，感觉学到了很多东西。
三周的课程设计，留给我印象最深的是要设计一个成功的电路，必须要有耐性和坚持下去的毅力。
在整个电路的安装调试的过程中，花费时间最多的是各个元件电路的连接，电路的细节设计以及连完线路后的检查工作上，其中在连接电路是出现问题比较多，在555元件和74LS192元件的连接的调试的时候出现了问题在老师的指导和讲解下我门有了更深刻的认识，同时对元件的原理的功能了解的更多更深刻。
在这次过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当的烦琐，有时花很长时间检查电路故障，分析原因，那时心中就有点灰心，有时还特别想放弃，此时更需要静下心来，更仔细的查找原因。
总之，这次实验过程中我受益匪浅，在摸索我和我的搭档实现了课题所要求的结果。
培养了我的设计思维，增加了动手操作的能力。
更让我体会到实现电路功能喜悦。
四人抢答器实验报告
福州大学电气工程与自动化10级设计性实验报告实验目的:1、掌握电路板焊接技术；2、学习调试系统电路，提高实验技能；3、了解竞赛抢答器的工作原理及其结构。
实验所用原件清单：芯片：74LS175,74LS192,74LS48x2,74LS00,74LS20x2,555,电阻：R1=1K,R2=10K，电容：C=0.1μF，七段共阴极数码管x2原理(包括主要公式、电路图)：如下图所示为四人抢答电路，电路中的主要器件是74LS175型四上升沿D触发器、74LS192可逆十进制计数器和两个译码显示电路。
抢答前先用RD’清零，Q1~Q4均为0，相应的选手编号数码管显示0；Q1’~Q4’均为1，G1输出0，G2输出1，CP1可经过G3输入到74LS175。
同时，倒计时数码管被置为9。
抢答开始，RD’置1，倒计时开始。
若S1首先按下，则D1和Q1均变为1，相应的选手编号数码管显示1（以此类推）；555芯片的4脚接收到高电平，发生振荡，导致喇叭发出声音；同时，G2输出为0，使得175和192芯片不接收脉冲，175芯片进入自锁状态，此时再按S1~S4无效果，而192芯片也停止计时，倒计时数码管保持抢答时的数字不变。
若倒计时到0，S1~S4均未按下，则倒计时停止，倒计时数码管保持0；175芯片进入自锁状态。
利用RD’清零，进入下一次抢答。
心得体会及其他：1、本次设计性实验令我受益匪浅：在设计的过程中，对于各个芯片管脚功能和四路抢答电路原理的学习让我得到了更多知识；对电路板的元件布局锻炼了我的思维能力；在焊接过程中，我又一次提高了我的焊接技术和排查短路、虚焊的能
74LS00的空载导通电流Iccl
目录引言实验一 TTL与非门的静态参数测试 ………………………………… 4 实验二 组合逻辑电路分析与设计………………………………………8 实验三 利用MSI设计组合逻辑电路……………………………………10 实验四 译码显示电路……………………………………………………15 实验五 组合电路中的竞争与冒险………………………………………20实验六 同步计数器的设计………………………………………………22实验七 计数、译码、显示综合实验……………………………………23实验八 8421码检测电路的设计…………………………………………25实验九 555时基电路及其应用…………………………………………28实验十 D-A、A-D转换器………………………………………………34实验十一 三位半直流数字电压表…………………………………………40实验十二 智力竞赛抢答装置………………………………………………46附录所用集成电路型号及外引线排列图……………………………………48引 言《数字电路与逻辑设计》是一门实践性很强的基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。
要真正掌握它，必需经过实验环节。
《数字电路与逻辑设计》是其后续课程。
通过本课程，可巩固和扩充学过的理论知识，更重要的是，通过实验训练，使同学掌握必要的实验技能和培养科学的实验作风。
课程要求学生了解所用仪器的基本原理；熟练使用仪器；熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力。
实验内容是设计、安装、调试型的，要求学生独立完成设计、安装、调整、测试的全过程。
学生在 实验中遇到问题，原则由他们自行解决，教师不予具体的帮助，必要时只给思考或方法上的指导。
实验的基本过程，应包括确定实验内容，选定最佳的实验方法和实验线路，拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习，实验记录和实验报告等环节。
一、实验预习认真预习是做好实验的关键，预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1． 绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。
2．拟定实验方法和步骤。
3．拟好记录实验数据的表格和波形座标。
4．列出元器件单。
二、实验记录实验记录是实验过程中获得的第一手资料，测试过程中所测试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。
实验记录应包括如下内容：1． 实验任务、名称及内容。
2． 实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。
3． 记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。
4． 实验中实际使用的仪器型号和编号以及元器件使用情况。
三、实验报告实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段，也是一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理解，从而进一步扩大知识面。
实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。
报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按实验任务逐个书写，每个实验任务应有如下内容：1.实验课题的方框图、逻辑图（或测试电路）、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。
2.实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应充分利用专用实验报告简易座标格，并且三角板、曲线板等工具描绘，力求画得准确，不得随手示意画出。
3.实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实验现象，结论加以讨论，以使进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。
实验一 TTL与非门的静态参数测试一、实验目的1.掌握TTL与非门电路主要参数和电压传输特性的测试方法。
2.熟悉数字电路实验箱、数字万用表的使用。
二、实验仪器及器件1.数字电路实验箱、万用表、示波器。
3.器件：74LS00X 2、电阻：200ΩX1三、实验预习复习TTL与非门的逻辑功能、主要参数和电压传输特性。
四．实验原理TTL与非门电路是目前较为普遍的一种集成门电路。
本实验采用四2输入与非门74LS00，即在一块集成块内含有四个互相独立的与非门,每个与非门有2个输入端。
其电路图、逻辑符号及引脚排列如图（一）(a)、(b)所示。
图（一）对于使用集成电路者来说，所关心的是集成门电路从导通到截止所需要的转换条件其所表现出来的转换特性，诸如开门电平、输出高电平、输出低电平等这样一些静态参数，以及诸如平均传输延迟时间一类动态参数的测量，与非门电路的转换特性（电压传输特性）曲线，它表示输入由低电平变到高电平时输出电平的相应变化，所有这些都是选择和设计电路所必须了解的。
五．实验内容1、低电平输出电源电流ICCL和高电平输出电源电流ICCH及静态平均功耗 ： 与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL：指所有输入端悬空，输出端空载时，电源提供器件的电流。
也称空载导通电流。
测试电路如图（二）（a）所示。
ICCH：指输出端空载，每个门各有一个以上的输入端接地，其余输入端空，电源提供器件的电流。
也称空载截止电流。
测试电路如图（二）（b）所示。
：为电路空载导通功耗POn和空载截止功耗POff的平均值。
其值为： （通常POn＞POff）图（二）2、输入短路电流IIS和输入漏电流IIH： IIS（或IIL）：指被测输入端接地，其余输入端和输出端悬空时，由被测输入端流出的电流。
也称低电平输入电流。
在由多级门构成的电路中，IIS相当干前级门输出低电平时，后级向前级门灌入的电流。
因此，IIS关系到前级门的灌电流负载能力，IIS越小，前级门带负载的个数就越多。
测试电路如图（三）（a）所示。
IIH：指被测输入端接高电平，其余输入端接地，输出端悬空时，流入被测输入端的电流。
也称高电平输入电流。
在由多级门构成的电路中，它相当于前级门输出高电平时，前级门的拉电流负载。
IIH的大小关系到前级门的拉电流负载能力，IIH越小，前级门电路带负载的个数就越多。
实际上，因IIH较小，难以测量，一般免测试此项。
测试电路如图（三）（b）所示。
图（三）（3）输出高电平UOH及关门电平Uoff 测量电路如图（四）（a）所示。
先调W，使输入电压为0V这时输出电压即为UOH。
然后渐渐增大输入电压，当输出电压下降90%UOH时，测得输入电压即为关门电平Uoff。
（4）输出低电平UOL及开门电平Uon 测量电路如图（四）（b）所示。
先调W，使输入电压为高电平，测得的输出电压即为UOL。
然后渐渐减小输入电压，测得使输出电压维持在UOL的最低输入电平，即为开门电平Uon。
2、测试TTL与非门的电压传输特性：图（四）（b）去掉RL即为测量电路。
调W，使输入电压由小到大，用万用表对应地测出输入电压和输出电压，并一一记录在表（一）中。
表（一 ）只作参考，测量时，对VOff和VON的附近，输入电压的变化可取小一些。
即测量点取密一些。
表（一）ui(V) 0 0.2 0.4 0.6 0.8 1 1.5 2 2.5 3 3.5 4 …uo(V) 3、平均传输延迟时间tpdtpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图（五）（a）所示。
图（五）(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为： tpd的测试电路如图（五）(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。
其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。
电路中其它各点电平也跟随变化。
说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。
因此平均传输延迟时间为TTL电路的tpd一般在10nS～40nS之间。
由于所用的74LS00四输入与非门的tpd很短，要用7个与非门连成环形震荡器，以便测量其周期T。
六．实验报告：1.画出所有测试电路，记录、整理实验数据，并对结果进行分析。
2.画出实测的电压传输特性曲线，并从中读出各有关参数值。
实验二 组合逻辑电路分析与设计一．实验目的：1.掌握组合逻辑电路的分析方法，并验证其逻辑功能。
2.掌握组合逻辑电路的设计方法,并能用最少的逻辑门实现之。
3.熟悉示波器的使用。
二．实验仪器及器件：1.数字电路实验箱、数字万用表、示波器。
2.器件：四2输入与非门X2, 四2输入异或门74LS86X1,可预置二-八-十六进制计数器74LS197X1。
三．实验预习：1.复习组合逻辑电路的分析方法。
对实验中所选的组合电路写出函数式。
2.复习组合逻辑电路的设计方法。
对实验中要求设计的电路，列出真值表，写出函数式，画出逻辑图，并在图上标明集成块引脚号。
四．实验原理：1.组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。
步骤：（1）由给定的组合逻辑电路写函数式； （2）对函数式进行化简或变换； （3）根据最简式列真值表； （4）确认逻辑功能。
2.组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路。
步骤：（1）根据给定事件的因果关系列出真值表；（2）由真值表写函数式；（3）对函数式进行化简或变换；（4）画出逻辑图，并测试逻辑功能。
掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。
五．实验内容：1.设计一个代码转换电路，输入为4位二进制代码输出为4位循环码。
循环码见表（一）所示。
G3 G2 G1 G00 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 02.用逻辑开关模拟二进制代码输入，并把输出接“0-1”显示器检查电路，看电路是否正常工作。
3.用集成异步下降沿触发的异步计数器74LS197构成十六进制计数器作为代码转换电路的输入信号源。
74LS197的CPA作为时钟输入，QA与CPB连接，则QD、QC、QB和QA就是十六进制计数器的输出。
将QD、QC、QB和QA接“0-1”显示器，CPA接手动单步脉冲。
十六进制计数器工作正常后，将QD、QC、QB和QA连接到代码转换得输入端，作为二进制代码输入。
检查电路工作是否正常工作。
有关74LS197的资料参阅附录。
4.用10KHz的方波作为计数器的脉冲，用示波器观察并记录CP、 QD、QC、QB、QA 和G3、G2、G1、G0的波形。
注意电压波形图之间的相位关系。
5.组合电路的分析。
多功能发生电路的逻辑表达为：F4F3F2F1取不同组合，则可得到以A、B为输入变量的各种逻辑函数。
F4 F3 F2 F1 Y0 0 0 0 Y0=10 0 0 1 Y1=0 0 1 0 Y2=0 0 1 1 Y3=0 1 0 0 Y4=0 1 0 1 Y5=0 1 1 0 Y6=0 1 1 1 Y7=1 0 0 0 Y8=1 0 0 1 Y9=1 0 1 0 Y10=1 0 1 1 Y11=1 1 0 0 Y12=1 1 0 1 Y13=1 1 1 0 Y14=1 1 1 1 Y15=表（二）多功能发生电路函数表 表（三）各函数真值表A B Y0 Y1 Y2 Y3 Y4 Y5 … Y150 0 0 1 1 0 1 1 六．实验报告：1.写出详细的设计过程。
画出逻辑图。
2.按实验内容描述实验过程，分析实验中出现的问题。
3.总结组合逻辑电路分析与设计体会。
实验三 利用MSI设计组合逻辑电路 一．实验目的： 1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2.掌握用MSI设计的组合逻辑电路的方法。
二．实验仪器及器件：1.数字电路实验箱、数字万用表、示波器。
2.器件：四2输入与非门X2,可预置二-八-十六进制计数器74LS197X1。
三．实验预习：1.复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
2.复习采用中规模集成电路实现组合逻辑电路的方法如使用译码器和数据选择器实现组合逻辑电路。
四．实验原理：中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。
1． 用译码器现实组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高，低电平信号。
如图（一）为3线-8线译码器。
当附加控制门Gs的输出为高电平（S=1）时，可由逻图写出。
从上式可看出。
Y0-Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。
所以这种译码器也叫最小项译码器。
如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
例如用3线-8线译码器74LS138实现全加器。
列出真值表如表（一）所示。
A、B是加数与被加数，Cn是低位向本位的进位，S为本位和，Cn+1位是本位向高位的进位。
由真值表可得全加器的最小项之和表达式。
令74LS138的输入A2=A，A1=B，A0=Cn，在其输出端附加两个与非门，按上述全加器的逻辑函数表达式连接。
即可实现全加器功能。
如图（二）所示。
A B Cn S Cn+10 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 12.用数据选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。
或称为多路开关。
如图（三）为双四选一数据选择器74LS153逻辑图。
Y1和Y2为两个独立的输出端，S1和S1为附加控制端用于控制电路工作状态和扩展功能。
A1、A0为地址输入端。
D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。
通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y。
输出逻辑式可写成其简化真值表如表（二）所示。
S1 A1 A0 Y11 X X 00 0 0 D100 0 1 D110 1 0 D120 1 1 D13从上述可知，如果将A1、A0作为两个输入变量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。
例如用双4选1数据选择器实现二进制全减器，全减器的真值表如表（三）其中A和B为减数与被减数，Bn为低位向本位的借位，D为本位差，Bn-1为向高位的借位。
由真值表可写出全减器的最小项表达式。
设A、B为数据选择器的地址端即A1=A，A0=B，将D和Bn-1转换成数据选择器逻辑函数形式。
将上式与数据选器逻辑函数比较可得：D10=Bn，D11=Bn，D12=Bn，D13=BnD20=Bn，D21=1，D22=0，D23=Bn可得二进制全减器逻辑图如图（四）所示。
A B Bn D Bn-10 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1五．实验内容：1、用八选一数据选择器设计一个函数发生器电路它的功能如表（四）所示。
待静态测试检查电路工作正常后，进行动态测试。
将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1、S0、A、B、Y的波形。
S1 S0 Y0011 0101 A．BA+BA⊕B2、数据分配器与数据选择器功能相反。
它是将一路信号送到地址选择信号指定的输出。
如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。
其真值表如表（五）所示。
试用3线-8线译码器74LS138实现该电路。
将74LS197连接成八进制作为电路的输入信号源，将QDQCQB分别与A、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0—F7的波形。
(提示：将74LS138附加控制端S1作为数据输入端，同时令S2=S3=0，A2A1A0作为地址输入端，即可将S1送来的数据只能通过A2A1A0所指定的一根输出线送出去。
)A B C F0 F1 F2 F3 F4 F5 F6 F70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 D 0 0 0 0 0 0 0 0 D 0 0 0 0 0 00 0 D 0 0 0 0 00 0 0 D 0 0 0 00 0 0 0 D 0 0 00 0 0 0 0 D 0 00 0 0 0 0 0 D 00 0 0 0 0 0 0 D六．实验报告：1.写出详细的设计过程。
画出逻辑图。
2.按实验内容描述实验过程，分析实验中出现的问题。
3.总结组合逻辑电路分析与设计体会。
实验四 译码显示电路一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验仪器及器件1、数字电路实验箱、数字万用表、示波器。
2、器件：74LS48X1, 74LS194X1,74LS73X1，74LS00X1。
三、实验预习 1、复习有关译码显示原理。
2、根据实验任务，画出所需的实验线路及记录表格。
四、实验原理 1、数码显示译码器 （1）七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0～9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能图（一）LED数码管（2）BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。
驱动共阴极LED数码管。
图（二）为74LS48引脚排列。
其中 A、B、C、D — BCD码输入端 a、b、c、d、e、f、g — 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
— 灯 测试输入端， ＝“0”时，译码输出全为“1” — 灭 零 输入端， ＝“0”时，不显示多余的零。
— 作为输入使用时，灭灯输入控制端；作为输出端使用时灭零输出端。
2、扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。
对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。
有些系统，比如计算机，某些A\\\/D转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码,如图（三）所示。
图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。
如图（四）所示，为这种系统的译码扫描显示的原理图。
图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反向后接相应LED的公共端。
f（A）使数据输入是伪码（8421BCD中的1010-1111）时使f（A）=0，伪码灭灯。
接译码器的灭灯IB端，使不显示伪码。
3、四节拍发生器 扫描显示要求数码管按先后顺序显示。
这就要求如图（三）所示的选通信号。
通常该类型的信号称为节拍信号。
使用如果使用的数码管共阴极，则选通信号是图（三）信号的反相。
如图（五）所示就是这种节拍信号发生器。
图中74LS194为移位寄存器。
它具有左移、右移，并行送数、保持及清除等五项功能。
其引脚图如图（六）所示。
其中Cr为清除端，CP为时钟输入端，S0、S1为状态控制端，DSR为右移数据串行输入端，DSL为左移数据输入端，D0、D1、D2、D3位并行数据输入端，Q0、Q1、Q2、Q3为数据输出端。
其功能表如表
电子专业毕业论文的开题报告怎么写
开题报告
