简述RC电路的过渡过程
由于C上电压不能突变（可理解为有惯性），因此从电路的初态到新稳态有一个过渡过程，不能瞬时达到新稳态。
新稳态与初态有一个差（比如从5V变到8V，差3V)，这个差值随时间按指数规律衰减，最终消灭差值达到新稳态，衰减的快慢由时间常数T=RC决定。
这是一种解释，不是标准答案。
求函数信号发生器电路设计毕业论文一篇
摘要本系统基于直接数字频率合成（DDS）技术，系统以Luminary Micro公司的Stellaris系列的ARM1138为控制核心平台，配合DAC电路，设计了完成了低频三相函数信号发生器，频率范围100Hz~20KHz，频率稳定度优于10-5¬，最小步进1Hz，频率精度优于0.1%。
采用NE5532的功放电路使得10kΩ负载上的电压峰-峰值Vopp≥10V。
利用DDS原理同时产生FM调制波形及占空比可控、频率可预置、步进为1Hz的矩形波波形。
通过把数据写入24C04可以实现掉电保护功能。
经实际测测试完成了题目要求的全部功能和指标。
关键词：DDS、ARM、掉电保护这个可以吗
Q我1093671993
麻烦谁有八路智能抢答器毕业范文借鉴下
电子技术课程设计 ——————八路智力竞赛抢答器 学院： 华科学院 专业，班级：电气工程及其自动化062203H 姓名 段超 学号： 200622050308 指导老师： 黄庆彩 2008年1月 目录 一 设计任务与要求……………………………………3 二 总体框图……………………………………………3 三 选择器件……………………………………………4 四 功能模块……………………………………………6 五 电路的装配调试……………………………………9 六 心得体会……………………………………………11 八路智力竞赛抢答器 一．设计任务与要求 1.任务和要求 抢大器能容纳8名选手，并且给出相应的编号为1、2、3、4、5、6、7、8，为每名选手设置一个按键。
为了简化设计，可以利用试验仪上的逻辑电平开关。
（这部分要求由我主要负责） 设置一个给工作人员清零的开关，以便能开始新的一轮的抢答。
为了简化设计，可以利用试验仪上的逻辑电平开关。
用LED数码管显示获得优先抢答的选手的编号，一直保持到工作人员清零或1分钟倒记时答题时间结束为止。
用LED数码管显示有效抢答后的1分钟到记时答题时间。
用喇叭发声知识有效抢答及答题时间的结束。
（这部分要求由我主要负责） 秒信号不必考虑时间精度，可利用试验仪上所提供的连续脉冲（方波）。
二．总体框图 根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。
可将主电路分为一个十六进制（实现一分钟倒记时答题时间）计数、译码、显示电路；数据采集电路（获得优先抢答选手的编号）分为8路抢答开关、八D数据锁存器、优先编码器、加1电路；控制电路分为锁存控制、倒记时控制、音响控制；音响电路分为单稳态触发器、音振及喇叭电路。
以下是我设计的总体框图：如图1所示 图一 总体框图 三．选择器件 整个电路的电子器件有：555定时器，74LS192，74LS148，74LS373，74LS00，74LS04以及若干电容和电阻。
我详细介绍一下我所设计的这两个电路中所用到的重要器件（555定时器和 74LS373）： 1．555定时器 555 定时器是一种模拟和数字功能相结合的中规模集成器件。
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555 定时器的内部电路框图和外引脚排列图分别如下图2： 图2 555定时器的内部电路框图和外引脚排列图 它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。
它提供两个基准电压VCC \\\/3 和 2VCC \\\/3 555 定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制 RS 触发器和放电管的状态。
在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC \\\/3，A2 的同相输入端的电压为VCC \\\/3。
若触发输入端 TR 的电压小于VCC \\\/3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。
如果阈值输入端 TH 的电压大于 2VCC\\\/3，同时 TR 端的电压大于VCC \\\/3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。
2．74LS373 74373八D锁存器为三态输出的8 D透明锁存器, 373的输出端O0-O7可直接与总线相连。
当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。
当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端LE为高电平时，O随数据D而变。
当LE为低电平时，O被锁存在已建立的数据电平。
当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。
373引出端符号： D0～D7-----数据输入端 OE-----三态允许控制端 LE-----锁存允许端 O0-O7-----输出端 74LS373外部管腿图、真值表、逻辑图，如下图3所示： 图3 74LS373外部管腿图、真值表、逻辑图 真值表中：L——低电平； H——高电平； X——不定态； Q0——建立稳态前Q的电平； G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。
图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；当G为下降沿时，将输入数据锁存。
四．功能模块 根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。
1.主电路由六十进制计数器和译码、显示电路两部分组成。
2.控制电路由锁存控制和倒计时控制两部分组成。
以上的这两大模块部电路均由我的搭档负责 以下的数据采集电路和音响电路两个模块是由我主要负责，下面我就详细说明我所设计的这两模块： 3．数据采集电路 （1）．八路抢答开关 为8位选手提供8个抢答的按钮，这样可以在松开按钮后及时复位，为下次做准备。
这部分我利用的是试验仪上的8个逻辑开关，在接电路图的时候，只用一个开关仿真。
（2）.八D数据锁存器 采用八D数据锁存器74LS373，抢答前应使锁存允许LE=1，此时允许选手抢答，当有选手抢答有效时，要利用控制电路中的LE=0，使数据被锁存，其它选手就抢答无效了。
（3）.优先编码器 采用优先编码器74LS148，因为采用了高速控制电路，因此一旦抢答，立即锁存。
我所设计的控制电路将充分利用74LS148的两个输出信号：选通输出Ys和扩展输出YEX。
以下是我设计的数据采集电路电路图如图4所示： 图4数据采集电路 4．音响电路 （1）.单稳态触发器 设音响提示时间为2秒左右，可采用一脉宽为2秒的单稳态触发器实现。
实现单稳态触发器的方法有很多，可以用与非门或者非门电路实现微分型单稳、利用施密特触发器实现单稳、集成单稳等。
现采用555定时器实现，注意其脉宽的计算公式为tw=1.1RC.若一个负脉冲触发信号到来，将有效触发单稳态电路产生一个脉宽为2秒的正脉冲。
（2）.音频振荡器及喇叭电路 利用555定时器实现频率约1kHz的音频振荡器，因555定时器有较强的功率输出能力，可以直接推动喇叭输出。
当单稳态触发器进入暂稳态产生一个正脉冲时，控制555定时器开始工作，发出响声；当单稳态触发器自动返回稳态后，555定时器清零，不能发声。
以下是我设计的电路图如图5所示： 图5 音响电路 五 电路的装配与调试 1．由图中所示的定时抢答器的总体方框，按时信号的流向分单元装配，逐级级联。
2．我接好电路后，开始检验我的结果，发现当有选手抢答后，没有开始倒计时，经过老师的指正我们找到了原因，并立即改正，实现了要求的结果。
3．我将裁判的开关拨至0再拨回1时，发现是总能在任意时间重新抢答。
（与设计要求相符） 4．我检查到，当计数器减到00时，产生了一个负脉冲信号，同时也允许开始新一轮的抢答。
（与设计要求相符） 5．最后我检查的是我所设计的音响电路，当我拨动一个选手开关后，音响电路所对应的绿灯开始发光，并开始倒计时。
当计数器减到00时，绿灯再次发光提示。
（与设计要求相符） 现给出我所设计的总电路图如图6所示： 图6 总电路图 我的仿真结果图如图7所示： 图7 分别是倒计时、数据采集、音响电路的仿真结果 六 心得体会 在设计之前，参考了许多相关的资料。
在设计中又参考了以前讲过的四路抢答器的原理图，有了基本的思路。
但着手设计时，又出现了许多未预料到的问题，例如元件的选择：在选择编码器时，是采用普通编码器还是优先编码器。
普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。
所以选择了优先编码器。
但是74LS系列中众多不同管脚的类型，选择哪个作编码器。
经过查找，选择了74LS192，因为想用数字的形式显示抢答者的编号，所以选择了数码显示管，但数码显示管不能直接，数码显示管需要由TTL或CMOS集成电路驱动，所以在TTL还是CMOS集成电路上又进行了比较和选择。
最后选择了数显译码器，用它将输出的二进制代码译成相对应的高、低信号，用其作为数码显示管的驱动信号，数码显示管显示出相对应的选手编号。
在音响电路中，根据设计需要选择了555定时器。
在一些设计原理上也遇到了许多新问题。
发现当电源接通后，无论有无人按按钮都会使音乐集成电路通电发出声响，经同学以及老师的指证，发现导通的原因，并及时的改正。
通过这次八路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多掌握的不太牢的知识，感觉学到了很多东西。
三周的课程设计，留给我印象最深的是要设计一个成功的电路，必须要有耐性和坚持下去的毅力。
在整个电路的安装调试的过程中，花费时间最多的是各个元件电路的连接，电路的细节设计以及连完线路后的检查工作上，其中在连接电路是出现问题比较多，在555元件和74LS192元件的连接的调试的时候出现了问题在老师的指导和讲解下我门有了更深刻的认识，同时对元件的原理的功能了解的更多更深刻。
在这次过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当的烦琐，有时花很长时间检查电路故障，分析原因，那时心中就有点灰心，有时还特别想放弃，此时更需要静下心来，更仔细的查找原因。
总之，这次实验过程中我受益匪浅，在摸索我和我的搭档实现了课题所要求的结果。
培养了我的设计思维，增加了动手操作的能力。
更让我体会到实现电路功能喜悦。
函数信号发生器课程设计
数字电子时钟课程设计 题目： 数字电子时钟课程设计 目 录 一、设计任务及设计要求…………………………………………（3） 二、设计方案论证 ………………………….. …………. （3） 1.总体方案及框图 2.各部分论证 三、单元电路设计…………………………………………………（4） 1.振荡器 ………………………………………………………（4） 2. 秒、分、时计数器…………………………………………（5） 3. 显示译码\\\/驱动器和LED七段数码显示管……………….（6） 4. 分频器……………………………………………………（7） 5. 报时电路…………………………………………………（9） 四、总体电路设计及原理………………………………………（13） 五、元器件明细表………………………………………………（10） 六、心得体会……………………………………………………（11） 七、参考文献……………………………………………………（11） 一、设计任务及设计要求 1.设计任务 数字电子钟的逻辑电路 2.设计要求 （1）由晶振电路产生1HZ的校准秒信号。
（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。
（3）整点报时功能。
要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。
（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。
（5）划出框图和逻辑电路图，写出设计，实验总结报告。
二、设计方案论证 数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。
图一 对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。
数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。
为使数字钟走时与标准时间一致，校时电路是必不可少的。
设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。
能进行整点报时。
在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。
三、单元电路设计 1. 各独立功能部件的设计 （1） 、振荡器 振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号振荡频率的精度和 稳定度决定了数字钟的质量。
第一种方 案采用石英晶体振荡器，如图二。
使用 振荡频率为32768HZ的石英晶体和反 向器构成一个稳定性极好、精度较高 的时间信号源。
改变电容C可以 图 二 石英晶体振荡器 振荡器的频率进行微调，再通过一个反相器，输出32768HZ的方波将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1HZ的脉冲信号。
第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。
输出的脉冲频率为fS=1\\\/[(R1+2R2)C1ln2]=1KHZ，周期T=1\\\/fS=1ms。
若参数选择：R1=R2=10K欧姆，C1=47uF时，可以得到秒脉冲信号。
图三 方波信号发生器 附555定时器的功能表 输 出 输 出 阀值输入（v11） 触发输入（v12） 复位（RD） 输出（VO） 发电管T × × 0 0 导通 <2\\\/3VCC <1\\\/3VCC 1 1 截止 >2\\\/3VCC >1\\\/3VCC 1 0 导通 <2\\\/3VCC >1\\\/3VCC 1 不变 不变 （2） 秒、分、时计数器 U1到U6 六个74LS161构成数字钟的秒、分、时计数器。
U1、U2共同构成秒计数器，它由两个74LS161构成六--十进制的计数器，如图四。
U1作为秒个位十进制计数器，它的复位输入RD、和置位输入LD都接低电平，秒信号脉冲作为计数脉冲输入到CP1端，输出端C控制U2秒十位计数器的计数脉冲输入。
Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码\\\/驱动器。
U2作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U1的控制，其计数器使能端EP、ET与U1的输出端C相连接。
当U2计数器计到0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。
Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码\\\/驱动器。
U3 、U4分别构成分个位十进制和分十位六进制计数器，如图四。
U3、U4与U1、U2的连接方法相似。
当计数器输出为01011001状态，U3（U1）、U4（U2）的LD端同时为“0”，使计数器立即返回到00000000状态。
这样就构成了六十进制计数器。
图四 六十进制计数器 U5、U6共同构成时计数器，它由两个74LS161构成六十进制的计数器 如图五。
U5作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U6秒十位计数器的计数脉冲输入。
Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码\\\/驱动器。
当计数器输出为00100100状态，U5、U6的LD端同时为“0”，使计数器立即返回到00000000状态。
这样就构成了二十四进制计数器。
U12图五 二十四进制计数器 （3） 显示译码\\\/驱动器和LED七段数码显示管 六个74LS248集成电路构成数字钟的七段数码显示管显示译码\\\/驱动器。
74LS248七段显示译码器输出高电平有效，将8421BCD码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动LED七段数码显示对应的十进制数。
74LS248的显示功能： 显示功能见功能表的上半部分。
[DCBA]是二进制码输入，要正确的执行显示功能，有关的功能端必须接合适的逻辑电平，这些功能端的作用随后介绍。
对于0～9输入，[DCBA]相当BCD8421码。
当超过9以后，译码器仍然有字型输出，具体见图六。
当[DCBA]=1111时，数码管熄灭。
实验时要在笔划段电极串联电阻，以保护LED数码管。
表1 中规模显示译码器74LS248的功能表 图六 74LS248显示字型与输入的对应关系 如图七，六个LED七段数码显示管利用不同发光段组合的方式显示不同数码，都采用+5V电源作为每段发光二极管的驱动电源。
需要发光的段为高电平，不发光的段为低电平。
设计中采用共阴极数码管，每段发光二极管的正向降压，随显示光的颜色有所不同，通常约2V～3V，点亮电流在5～10mA。
六个LED七段数码显示管分别显示秒个位、十位；分个位、十位；时个位、十位的计数十进制数 图七 显示译码\\\/驱动器和数码显示管 （4）分频器 分频器电路是由三个74LS90构成，如图八。
74LS90是异步十进制计数器，它由一个一位二进制计数器和一个异步五进制计数器组成。
将QA与CP2相连，计数脉冲由CP1端输入，输出由QA～QD引出，即得到十进制计数器。
只有在复位输入R0(1)= R0(2)=0和置位输入S9(1)= S9(2)=0时，才能够在计数脉冲（下降沿）作用下实现二—五—十进制加计算。
因为要对输入的脉冲进行三次10分频，三片74LS90的复位输入R0(1)、 R0(2)和置位输入S9(1) 、S9(2)都接低电平。
振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲，U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲，U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲，U3的QD端的输出脉冲fO=fS\\\/103¬¬¬¬¬¬¬=1HZ，即为秒信号方波脉冲，成为秒、分、时计数器的计数脉冲和时间校准信号。
将JK触发器的J、K端都接在高电平，Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后，触发器翻转一次，触发器处于计数状态。
经过触发器的二分频，Q端输出为500HZ的脉冲作为低音脉冲。
经过U1、U2计数器的二次十分频，输出的脉冲频率为10HZ，作为秒校时脉冲。
图八 分频器 附74LS90二—五—十进制计数器功能图 复位输入 置位输入 输出 R0(1) R0(2) S9(1) S9(2) QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 计数 L × × L 计数 × L L × 计数 × L × L 计数 JK触发器的功能表 J K Qn Qn+1 说明 0 0 0 0 输出状态不变 1 1 0 1 0 0 输出状态与J端状态相同 1 0 1 0 0 1 输出状态与K端状态相同 1 1 1 1 0 1 每输入一个脉冲输出状态改变一次 1 0 （五）报时电路 整点报时电路要求在每个整点发出音响，因此需要对每个整点进行时间译码，以其输出驱动音响控制电路。
如图九。
若要在每一整点发出五低音、一高音报时，需要对59分50秒到59分59秒进行时间译码。
QD4～QA4是分十位输出，QD3～QA3是分个位输出，QD2～QA2是秒十位输出，QD1～QA1秒个位输出。
在59分时，A= QC4 QA4 QD3 QA3=1；在50秒时，B= QC2 QA2=1；秒个位为0、2、4、6、8秒时，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1仅在59分50秒、52秒、54秒、56秒、58秒时等于1，故可以用F1作低音的控制信号。
当计数器每计到59分59秒时，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。
把F2接至JK触发器控制端J端，CP端加秒脉冲，则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。
用F1控制5次低音、F3控制高音，经音响放大器放大，每当“分”和“秒”计数器累计到59分50、52、54、56、58秒发出频率为500HZ的五次低音，0分0秒时发出频率为1000HZ的一次高音，每次音响的时间均为一秒钟，实现了整点报时的功能。
图九 整点报时电路 四、原理图（见最后一页） 五、元器件明细表 序号 元器件名称 型号规格 数量（个） 备注 U0 集成定时器 5G555定时器 1 构成多谐振荡器 U1～U6 同步加法计数器 74161 6 构成模加法计数器 U7～U9 异步十进制计数器 74LS90 3 构成分频器 U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字 U11～U12 与非门 多输入与非门 2 U13 J-K触发器 1 C1、C2 电容 2 C1=C2=104pf R1 R2 电阻 2 R1 =2K、R2=5.1K R、R` 电阻 2 R=1k,R`=47 U14 U20 门器件 非门 1 U15～U19 门器件 与门 6 多输入与门 U21～U23 门器件 与非门 3 多输入与非门 U24 触发器 J-K触发器 1 U25 晶体三级管 1 U26 喇叭 1 实现闹铃 六、设计体会 在整个课程设计完后，总的感觉是：有收获。
以前上课都是上一些最基本的东西，而现在却可以将以前学的东西作出有实际价值的东西。
在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。
但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是芯片的管脚接错了，有时更是忘接电源了。
在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。
特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。
但现在回过头来看，还是挺有成就感的。
