计算机拆装的心得体会
四天的实习，我着实替己捏了一把汗，因为我在实习中了所有可能遇问题，如果从学习的角度来说，遇到更多的问题还是很幸运的
实习时我们虽然用的是比较新的机箱，但是问题往往隐藏在那华丽的机箱内部；我们从第一天一开始启动机子，困难就用蓝屏来刁难我们，我们但并没有被困难吓到，而是开始了攻克难关的艰难旅程。
我们从显卡开始检查，经由CPU，显示器，内部连线，再到电源逐一进行检测，我们各尽所能，努力寻找问题所在，哲言说的好“努力一定会有结果，但结果未必是好结果”，现实是残酷的，我们最终还是“抱着希望去，带着失望来”一切措施都实施了，但是问题依然未被解决，连同组的同学都对我投来了失望的目光，我也自感失望，因为平时他们是比较信任我的，为了能够解决问题，我们请教了所有能够请教的同学，我们每次都是失望而归，最后我们只能求助于老师了，老师经过一番研究发现：这台主机主板根本不通电，即使看起来外表很是诱人。
结果让我们很是失望，我们最后只能对那新机子说拜拜啦
另外，我感觉组装实习对我的帮助很大，平日里的理论学习只是纸上谈兵，并不能很好的掌握计算机组装的实际情况，而且也容易产生反感，但是只有结合实践的组装学习，才容易被接受，被吸收被理解，只有自己实实在在的摸过，自己才敢说自己掌握了多少东西。
总之，经过这次实习，我掌握了书本上没有的一些东西，让我受益匪浅
这上面说的是什么意思，是在cache中的，计算机组成
Cache是一种的存储器，它由Cache 存储部件和Cache控制部件组成。
Cache 存储部件采用与CPU同类型的半导体存储，存取速度比内存快几倍甚至十几倍。
而Cache 控制器部件包括主存地址寄存器、Cache 地址寄存器，主存—Cache地址变换部件及替换控制部件等。
至于它们各自又是怎样工作的、有何作用等等，我想我们就没有必要做进一步的研究，知道一般Cache分为L1 Cache(其中又分为数据Cache、代码Cache)、L2 Cache就行了
dell optiplex 320电脑bios设置中英文对照意思?谢谢大家!
1. Cache：缓存区，是高速缓存，是位于CPU和主内存之间的容量较小但速度很快的存储器，因为CPU的速度远远高于主内存的速度，CPU从内存中读取数据需等待很长的时间，而 Cache保存着CPU刚用过的数据或循环使用的部分数据，这时从Cache中读取数据会更快，减少了CPU等待的时间，提高了系统的性能。
Cache并不是缓存文件的，而是缓存块的(块是I\\\/O读写最小的单元)；Cache一般会用在I\\\/O请求上，如果多个进程要访问某个文件，可以把此文件读入Cache中，这样下一个进程获取CPU控制权并访问此文件直接从Cache读取，提高系统性能。
2. Buffer：缓冲区，用于存储速度不同步的设备或优先级不同的设备之间传输数据；通过buffer可以减少进程间通信需要等待的时间，当存储速度快的设备与存储速度慢的设备进行通信时，存储慢的数据先把数据存放到buffer，达到一定程度存储快的设备再读取buffer的数据，在此期间存储快的设备CPU可以干其他的事情。
Buffer：一般是用在写入磁盘的，例如：某个进程要求多个字段被读入，当所有要求的字段被读入之前已经读入的字段会先放到buffer中。
RAID 7的总结
实验四 Cache性能分析实验目1.加深对Cache的基本、基本组织结构以及基本工作原理2.了解Cache的容量、相联度、块大小对Cache性能的影响；3.掌握降低Cache失效率的各种方法，以及这些方法对Cache性能提高的好处；4.理解Cache失效的产生原因以及Cache的三种失效；5.理解LRU与随机法的基本思想，及它们对Cache性能的影响；实验平台SimpleScalar模拟器实验内容及步骤1.运行SimpleScalar模拟器；2.在基本配置情况下运行程序（请指明所选的测试程序），统计Cache总失效次数、三种不同种类的失效次数；3.改变Cache容量（*2，*4，*8，*64），运行程序（指明所选的测试程序），统计各种失效的次数，并分析Cache容量对Cache性能的影响；4.改变Cache的相联度（1路，2路，4路，8路，64路），运行程序（指明所选的测试程序），统计各种失效的次数，并分析相联度对Cache性能的影响；5.改变Cache块大小（*2，*4，*8，*64），运行程序（指明所选的测试程序），统计各种失效的次数，并分析Cache块大小对Cache性能的影响；6.分别采用LRU与随机法，在不同的Cache容量、不同的相联度下，运行程序（指明所选的测试程序）统计Cache总失效次数，计算失效率。
分析不同的替换算法对Cache性能的影响。
预备知识1. SimpleScalar模拟器的相关知识。
详见相关的文档。
2. 复习和掌握教材中相应的内容（1）可以从三个方面改进Cache的性能：降低失效率、减少失效开销、减少Cache命中时间。
（2）按照产生失效的原因不同，可以把Cache失效分为三类：① 强制性失效（Compulsory miss）当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是强制性失效。
这种失效也称为冷启动失效或首次访问失效。
② 容量失效（Capacity miss）如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效。
这种失效称为容量失效。
③ 冲突失效（Conflict miss）在组相联或直接映象Cache中，若太多的块映象到同一组（块）中，则会出现该组中某个块被别的块替换（即使别的组或块有空闲位置），然后又被重新访问的情况。
这就是发生了冲突失效。
这种失效也称为碰撞失效（collision）或干扰失效（interference）。
（3）降低Cache失效率的方法：增加Cache块大小、提高相联度、Victim Cache、伪相联Cache、硬件预取技术、由编译器控制的预取和编译器优化。
（4）替换算法 ① 随机法：为了均匀使用一组中的各块，这种方法随机地选择被替换的块。
② 最近最少使用法LRU（Least Recently Used）：选择近期最少被访问的块作为被替换的块。
但由于实现比较困难，现在实际上实现的LRU都只是选择最久没有被访问过的块作为被替换的块。
测试程序gzip:Gzip_base.pisa.little: smred.log, mdred.log, lgred.log;Gzip_preak.pisa.little: smred.log\\\/random\\\/source, mdred.log\\\/random\\\/source, lgred.log\\\/random\\\/source;Gcc:cc1_base.pisa_littlecc1_peak.pisa_little: smred.c-iterate, mdred.reland, test.cccp;mesa:mesa_base.pisa_littlemesa_peak.pisa_little: lgred.in;mcf:mcf_base.pisa_little: smred, mdred;mcf_peak.pisa_little: smred, mdred, lgred每个测试程序所需时间大概是10分钟，选择测试程序时注意从不同组中选择，以便使得出的结果不会因为对单项有所侧重而有失偏颇。
每个人从中选出4~6个测试程序进行测试。
如何判断控制器的cache hit ratio
“cache hit ratio”中文意思是“缓存命中率”。
这是一个计算机术语，终端用户访问加速节点时，如果该节点有缓存住了要被访问的数据时就叫做命中，如果没有的话需要回原服务器取，就是没有命中。
取数据的过程与用户访问是同步进行的，所以即使是重新取的新数据，用户也不会感觉到有延时。
命中率=命中数\\\/（命中数+没有命中数）， 缓存命中率是判断加速效果好坏的重要因素之一。
其中1cache[英][kæʃ][美][kæʃ]n.藏物处; 隐藏处; 藏匿的珍宝; <电脑>快速缓冲贮存区; vt.贮藏; vi.躲藏; 2 hit[英][hɪt][美][hɪt]vt.& vi.打，打击; 碰撞; vt.击（球）; （在精神上）打击（某人）; 猜中; 迎合; n.打，打击; 碰撞; （演出等）成功; 批评，讽刺; vi.（风暴、疾病等）袭击; 抨击; （偶然）碰上; （突然）想到（与 on, upon 连用）;3ratio[英][ˈreɪʃiəʊ][美][ˈreɪʃioʊ]n.比，比率; 比例; 系数; vt.求出比值，除，使…成比例; 将（相片）按比例放大[缩小]。
简述Cpu与cache.主存和外存的关系?
在计算机存储的层次结构中，CPU读取数据的优先级为Cache最先，内存其次，外存再次的顺序。
计算机存储的层次结构是一个兼顾性能与成本的策略。
由于CPU计算速度很快，内存的速度拖累了计算机整体的性能，进而在内存与CPU间加入了高速Cache。
高速Cache速度快，但成本也高。
因此，才形成了高速低容量存储器与低速大容量存储器组合式的层次结构。
