数字电子课程设计 数字显示电子钟 1、任务要求 1) 时钟的“时”要求用两位显示;上、下午用发光管作为标志
目录引言实验一 TTL与非门的静态参数测试 ………………………………… 4 实验二 组合逻辑电路分析与设计………………………………………8 实验三 利用MSI设计组合逻辑电路……………………………………10 实验四 译码显示电路……………………………………………………15 实验五 组合电路中的竞争与冒险………………………………………20实验六 同步计数器的设计………………………………………………22实验七 计数、译码、显示综合实验……………………………………23实验八 8421码检测电路的设计…………………………………………25实验九 555时基电路及其应用…………………………………………28实验十 D-A、A-D转换器………………………………………………34实验十一 三位半直流数字电压表…………………………………………40实验十二 智力竞赛抢答装置………………………………………………46附录所用集成电路型号及外引线排列图……………………………………48引 言《数字电路与逻辑设计》是一门实践性很强的基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。
要真正掌握它，必需经过实验环节。
《数字电路与逻辑设计》是其后续课程。
通过本课程，可巩固和扩充学过的理论知识，更重要的是，通过实验训练，使同学掌握必要的实验技能和培养科学的实验作风。
课程要求学生了解所用仪器的基本原理；熟练使用仪器；熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力。
实验内容是设计、安装、调试型的，要求学生独立完成设计、安装、调整、测试的全过程。
学生在 实验中遇到问题，原则由他们自行解决，教师不予具体的帮助，必要时只给思考或方法上的指导。
实验的基本过程，应包括确定实验内容，选定最佳的实验方法和实验线路，拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习，实验记录和实验报告等环节。
一、实验预习认真预习是做好实验的关键，预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1． 绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。
2．拟定实验方法和步骤。
3．拟好记录实验数据的表格和波形座标。
4．列出元器件单。
二、实验记录实验记录是实验过程中获得的第一手资料，测试过程中所测试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。
实验记录应包括如下内容：1． 实验任务、名称及内容。
2． 实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。
3． 记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。
4． 实验中实际使用的仪器型号和编号以及元器件使用情况。
三、实验报告实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段，也是一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理解，从而进一步扩大知识面。
实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。
报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按实验任务逐个书写，每个实验任务应有如下内容：1.实验课题的方框图、逻辑图（或测试电路）、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。
2.实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应充分利用专用实验报告简易座标格，并且三角板、曲线板等工具描绘，力求画得准确，不得随手示意画出。
3.实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实验现象，结论加以讨论，以使进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。
实验一 TTL与非门的静态参数测试一、实验目的1.掌握TTL与非门电路主要参数和电压传输特性的测试方法。
2.熟悉数字电路实验箱、数字万用表的使用。
二、实验仪器及器件1.数字电路实验箱、万用表、示波器。
3.器件：74LS00X 2、电阻：200ΩX1三、实验预习复习TTL与非门的逻辑功能、主要参数和电压传输特性。
四．实验原理TTL与非门电路是目前较为普遍的一种集成门电路。
本实验采用四2输入与非门74LS00，即在一块集成块内含有四个互相独立的与非门,每个与非门有2个输入端。
其电路图、逻辑符号及引脚排列如图（一）(a)、(b)所示。
图（一）对于使用集成电路者来说，所关心的是集成门电路从导通到截止所需要的转换条件其所表现出来的转换特性，诸如开门电平、输出高电平、输出低电平等这样一些静态参数，以及诸如平均传输延迟时间一类动态参数的测量，与非门电路的转换特性（电压传输特性）曲线，它表示输入由低电平变到高电平时输出电平的相应变化，所有这些都是选择和设计电路所必须了解的。
五．实验内容1、低电平输出电源电流ICCL和高电平输出电源电流ICCH及静态平均功耗 ： 与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL：指所有输入端悬空，输出端空载时，电源提供器件的电流。
也称空载导通电流。
测试电路如图（二）（a）所示。
ICCH：指输出端空载，每个门各有一个以上的输入端接地，其余输入端空，电源提供器件的电流。
也称空载截止电流。
测试电路如图（二）（b）所示。
：为电路空载导通功耗POn和空载截止功耗POff的平均值。
其值为： （通常POn＞POff）图（二）2、输入短路电流IIS和输入漏电流IIH： IIS（或IIL）：指被测输入端接地，其余输入端和输出端悬空时，由被测输入端流出的电流。
也称低电平输入电流。
在由多级门构成的电路中，IIS相当干前级门输出低电平时，后级向前级门灌入的电流。
因此，IIS关系到前级门的灌电流负载能力，IIS越小，前级门带负载的个数就越多。
测试电路如图（三）（a）所示。
IIH：指被测输入端接高电平，其余输入端接地，输出端悬空时，流入被测输入端的电流。
也称高电平输入电流。
在由多级门构成的电路中，它相当于前级门输出高电平时，前级门的拉电流负载。
IIH的大小关系到前级门的拉电流负载能力，IIH越小，前级门电路带负载的个数就越多。
实际上，因IIH较小，难以测量，一般免测试此项。
测试电路如图（三）（b）所示。
图（三）（3）输出高电平UOH及关门电平Uoff 测量电路如图（四）（a）所示。
先调W，使输入电压为0V这时输出电压即为UOH。
然后渐渐增大输入电压，当输出电压下降90%UOH时，测得输入电压即为关门电平Uoff。
（4）输出低电平UOL及开门电平Uon 测量电路如图（四）（b）所示。
先调W，使输入电压为高电平，测得的输出电压即为UOL。
然后渐渐减小输入电压，测得使输出电压维持在UOL的最低输入电平，即为开门电平Uon。
2、测试TTL与非门的电压传输特性：图（四）（b）去掉RL即为测量电路。
调W，使输入电压由小到大，用万用表对应地测出输入电压和输出电压，并一一记录在表（一）中。
表（一 ）只作参考，测量时，对VOff和VON的附近，输入电压的变化可取小一些。
即测量点取密一些。
表（一）ui(V) 0 0.2 0.4 0.6 0.8 1 1.5 2 2.5 3 3.5 4 …uo(V) 3、平均传输延迟时间tpdtpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图（五）（a）所示。
图（五）(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为： tpd的测试电路如图（五）(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。
其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。
电路中其它各点电平也跟随变化。
说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。
因此平均传输延迟时间为TTL电路的tpd一般在10nS～40nS之间。
由于所用的74LS00四输入与非门的tpd很短，要用7个与非门连成环形震荡器，以便测量其周期T。
六．实验报告：1.画出所有测试电路，记录、整理实验数据，并对结果进行分析。
2.画出实测的电压传输特性曲线，并从中读出各有关参数值。
实验二 组合逻辑电路分析与设计一．实验目的：1.掌握组合逻辑电路的分析方法，并验证其逻辑功能。
2.掌握组合逻辑电路的设计方法,并能用最少的逻辑门实现之。
3.熟悉示波器的使用。
二．实验仪器及器件：1.数字电路实验箱、数字万用表、示波器。
2.器件：四2输入与非门X2, 四2输入异或门74LS86X1,可预置二-八-十六进制计数器74LS197X1。
三．实验预习：1.复习组合逻辑电路的分析方法。
对实验中所选的组合电路写出函数式。
2.复习组合逻辑电路的设计方法。
对实验中要求设计的电路，列出真值表，写出函数式，画出逻辑图，并在图上标明集成块引脚号。
四．实验原理：1.组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。
步骤：（1）由给定的组合逻辑电路写函数式； （2）对函数式进行化简或变换； （3）根据最简式列真值表； （4）确认逻辑功能。
2.组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路。
步骤：（1）根据给定事件的因果关系列出真值表；（2）由真值表写函数式；（3）对函数式进行化简或变换；（4）画出逻辑图，并测试逻辑功能。
掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。
五．实验内容：1.设计一个代码转换电路，输入为4位二进制代码输出为4位循环码。
循环码见表（一）所示。
G3 G2 G1 G00 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 02.用逻辑开关模拟二进制代码输入，并把输出接“0-1”显示器检查电路，看电路是否正常工作。
3.用集成异步下降沿触发的异步计数器74LS197构成十六进制计数器作为代码转换电路的输入信号源。
74LS197的CPA作为时钟输入，QA与CPB连接，则QD、QC、QB和QA就是十六进制计数器的输出。
将QD、QC、QB和QA接“0-1”显示器，CPA接手动单步脉冲。
十六进制计数器工作正常后，将QD、QC、QB和QA连接到代码转换得输入端，作为二进制代码输入。
检查电路工作是否正常工作。
有关74LS197的资料参阅附录。
4.用10KHz的方波作为计数器的脉冲，用示波器观察并记录CP、 QD、QC、QB、QA 和G3、G2、G1、G0的波形。
注意电压波形图之间的相位关系。
5.组合电路的分析。
多功能发生电路的逻辑表达为：F4F3F2F1取不同组合，则可得到以A、B为输入变量的各种逻辑函数。
F4 F3 F2 F1 Y0 0 0 0 Y0=10 0 0 1 Y1=0 0 1 0 Y2=0 0 1 1 Y3=0 1 0 0 Y4=0 1 0 1 Y5=0 1 1 0 Y6=0 1 1 1 Y7=1 0 0 0 Y8=1 0 0 1 Y9=1 0 1 0 Y10=1 0 1 1 Y11=1 1 0 0 Y12=1 1 0 1 Y13=1 1 1 0 Y14=1 1 1 1 Y15=表（二）多功能发生电路函数表 表（三）各函数真值表A B Y0 Y1 Y2 Y3 Y4 Y5 … Y150 0 0 1 1 0 1 1 六．实验报告：1.写出详细的设计过程。
画出逻辑图。
2.按实验内容描述实验过程，分析实验中出现的问题。
3.总结组合逻辑电路分析与设计体会。
实验三 利用MSI设计组合逻辑电路 一．实验目的： 1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2.掌握用MSI设计的组合逻辑电路的方法。
二．实验仪器及器件：1.数字电路实验箱、数字万用表、示波器。
2.器件：四2输入与非门X2,可预置二-八-十六进制计数器74LS197X1。
三．实验预习：1.复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
2.复习采用中规模集成电路实现组合逻辑电路的方法如使用译码器和数据选择器实现组合逻辑电路。
四．实验原理：中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。
1． 用译码器现实组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高，低电平信号。
如图（一）为3线-8线译码器。
当附加控制门Gs的输出为高电平（S=1）时，可由逻图写出。
从上式可看出。
Y0-Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。
所以这种译码器也叫最小项译码器。
如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
例如用3线-8线译码器74LS138实现全加器。
列出真值表如表（一）所示。
A、B是加数与被加数，Cn是低位向本位的进位，S为本位和，Cn+1位是本位向高位的进位。
由真值表可得全加器的最小项之和表达式。
令74LS138的输入A2=A，A1=B，A0=Cn，在其输出端附加两个与非门，按上述全加器的逻辑函数表达式连接。
即可实现全加器功能。
如图（二）所示。
A B Cn S Cn+10 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 12.用数据选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。
或称为多路开关。
如图（三）为双四选一数据选择器74LS153逻辑图。
Y1和Y2为两个独立的输出端，S1和S1为附加控制端用于控制电路工作状态和扩展功能。
A1、A0为地址输入端。
D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。
通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y。
输出逻辑式可写成其简化真值表如表（二）所示。
S1 A1 A0 Y11 X X 00 0 0 D100 0 1 D110 1 0 D120 1 1 D13从上述可知，如果将A1、A0作为两个输入变量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。
例如用双4选1数据选择器实现二进制全减器，全减器的真值表如表（三）其中A和B为减数与被减数，Bn为低位向本位的借位，D为本位差，Bn-1为向高位的借位。
由真值表可写出全减器的最小项表达式。
设A、B为数据选择器的地址端即A1=A，A0=B，将D和Bn-1转换成数据选择器逻辑函数形式。
将上式与数据选器逻辑函数比较可得：D10=Bn，D11=Bn，D12=Bn，D13=BnD20=Bn，D21=1，D22=0，D23=Bn可得二进制全减器逻辑图如图（四）所示。
A B Bn D Bn-10 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1五．实验内容：1、用八选一数据选择器设计一个函数发生器电路它的功能如表（四）所示。
待静态测试检查电路工作正常后，进行动态测试。
将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1、S0、A、B、Y的波形。
S1 S0 Y0011 0101 A．BA+BA⊕B2、数据分配器与数据选择器功能相反。
它是将一路信号送到地址选择信号指定的输出。
如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。
其真值表如表（五）所示。
试用3线-8线译码器74LS138实现该电路。
将74LS197连接成八进制作为电路的输入信号源，将QDQCQB分别与A、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0—F7的波形。
(提示：将74LS138附加控制端S1作为数据输入端，同时令S2=S3=0，A2A1A0作为地址输入端，即可将S1送来的数据只能通过A2A1A0所指定的一根输出线送出去。
)A B C F0 F1 F2 F3 F4 F5 F6 F70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 D 0 0 0 0 0 0 0 0 D 0 0 0 0 0 00 0 D 0 0 0 0 00 0 0 D 0 0 0 00 0 0 0 D 0 0 00 0 0 0 0 D 0 00 0 0 0 0 0 D 00 0 0 0 0 0 0 D六．实验报告：1.写出详细的设计过程。
画出逻辑图。
2.按实验内容描述实验过程，分析实验中出现的问题。
3.总结组合逻辑电路分析与设计体会。
实验四 译码显示电路一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验仪器及器件1、数字电路实验箱、数字万用表、示波器。
2、器件：74LS48X1, 74LS194X1,74LS73X1，74LS00X1。
三、实验预习 1、复习有关译码显示原理。
2、根据实验任务，画出所需的实验线路及记录表格。
四、实验原理 1、数码显示译码器 （1）七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0～9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能图（一）LED数码管（2）BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。
驱动共阴极LED数码管。
图（二）为74LS48引脚排列。
其中 A、B、C、D — BCD码输入端 a、b、c、d、e、f、g — 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
— 灯 测试输入端， ＝“0”时，译码输出全为“1” — 灭 零 输入端， ＝“0”时，不显示多余的零。
— 作为输入使用时，灭灯输入控制端；作为输出端使用时灭零输出端。
2、扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。
对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。
有些系统，比如计算机，某些A\\\/D转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码,如图（三）所示。
图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。
如图（四）所示，为这种系统的译码扫描显示的原理图。
图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反向后接相应LED的公共端。
f（A）使数据输入是伪码（8421BCD中的1010-1111）时使f（A）=0，伪码灭灯。
接译码器的灭灯IB端，使不显示伪码。
3、四节拍发生器 扫描显示要求数码管按先后顺序显示。
这就要求如图（三）所示的选通信号。
通常该类型的信号称为节拍信号。
使用如果使用的数码管共阴极，则选通信号是图（三）信号的反相。
如图（五）所示就是这种节拍信号发生器。
图中74LS194为移位寄存器。
它具有左移、右移，并行送数、保持及清除等五项功能。
其引脚图如图（六）所示。
其中Cr为清除端，CP为时钟输入端，S0、S1为状态控制端，DSR为右移数据串行输入端，DSL为左移数据输入端，D0、D1、D2、D3位并行数据输入端，Q0、Q1、Q2、Q3为数据输出端。
其功能表如表
基于单片机设计一个波形发生器，可产生方波、三角波、正弦波，且波形幅度、周期可调。
课程设计报告函数发生器的设计 摘要是一种能能够产生多种波形,如三角波、锯齿波、矩形波（含方波）、正弦波的电路被称为。
在电路实验和中具有十分广泛的用途。
现在我们通过对函数信号发生器的原理以及构成设计一个能变换出三角波、正弦波、方波的简易发生器。
我们通过对电路的分析，参数的确定选择出一种最适合本课题的方案。
在达到课题要求的前提下保证最经济、最方便、最优化的设计策略。
按照设计的方案选择具体的原件，焊接出具体的实物图，并在实验室对焊接好的实物图进行调试，观察效果并与课题要求的性能指标作对比。
最后分析出现误差的原因以及影响因素。
关键字：方案确定、参数计算、调试、。
1.1问题的提出设计一个函数发生器使得能够产生发波、三角波、正弦波。
1、 主要技术指标频率范围 10Hz~100Hz，100Hz~1000Hz，1kHz~10kHz频率控制方式 通过改变RC时间常数手控信号频率通过改变控制电压Uc实现压控频率VCF输出电压 正弦波Upp≈3 V 幅度连续可调; 三角波Upp≈5 V 幅度连续可调; 方波Upp≈14 V 幅度连续可调.波形特性 方波小于2s； 三角波非线性失真小于1%； 正弦波谐波失真小于3%。
2、 设计要求（1） 根据技术指标要求及实验室条件自选方案设计出原理电路图，分析工作原理，计算元件参数。
（2） 列出所有元、器件清单报实验室备件。
（3） 安装调试所设计的电路，使之达到设计要求。
（4） 记录实验结果。
1.2基本原理1、 函数发生器的组成函数发生器一般是指能自动产生正弦波、方波、三角波的电压波形的电路或者仪器。
电路形式可以采用由运放及分离元件构成；也可以采用单片集成函数发生器。
根据用途不同，有产生三种或多种波形的函数发生器，本课题介绍方波、三角波、正弦波函数发生器的方法。
1.3提出解决问题的方案及选取1、三角波变换成正弦波由运算放大器单路及分立元件构成，方波——三角波——正弦波函数发生器电路组成如图1所示，由于技术难点在三角波到正弦波的变换，故以下将详细介绍三角波到正弦波的变换。
图1（1） 利用实现三角波——正弦波的变换波形变换的原理是利用差分放大器的传输特性曲线的非线性，波形变换过程如图2所示。
由图可以看出，传输特性曲线越对称，线性区域越窄越好;三角波的幅度Uim应正好使晶体接近饱和区域或者截至区域。
㎝ 图2方案一：用实现三角波到正弦波以及组成的电路实现函数发生器（2） 用二极管折线近似电路实现三角波——正弦波的变换 二极管折线近似电路 图3根据二极管折线近似电路实现三角波——正弦波的变换的原理图，可得其输入、输出特性曲线如入3所示。
频率调节部分设计时，可先按三个频率段给定三个电容值：1000pF、0.01Μf、0.1μF然后再计算R的大小。
手控与压控部分线路要求更换方便。
为满足对方波前后沿时间的要求，以及正弦波最高（10kHz）的要求，在积分器、比较器、正弦波转换器和输出级中应选用Sr值较大的运放（如）。
为保证正弦波有较小的失真度，应正确计算二极管网络的电阻参数，并注意调节输出三角波的幅度和对称度。
输入波形中不能含有直流成分。
方案二：用二极管折线近似电路以及组成的电路实现函数发生器 （3）图是由μA741和5G8038组成的精密压控震荡器，当8脚与一连续可调的相连时，输出频率亦连续可调。
当此电压为最小值（近似为0）时。
输出频率最低，当电压为最大值时，输出频率最高；5G8038控制电压有效作用范围是0—3V。
由于5G8038本身的线性度仅在扫描频率范围10：1时为0.2%，更大范围（如1000：1）时线性度随之变坏，所以控制电压经μA741后再送入5G8038的8脚，这样会有效地改善压控线性度（优于1%）。
若4、5脚的外接电阻相等且为R，此时输出频率可由下式决定： f=0.3\\\/RC4 设函数发生器最高为2kHz，定时电容C4可由上式求得。
电路中RP3是用来调整高频端波形的对称性，而RP2是用来调整低频端波形的对称性，调整RP3和RP2可以改善正弦波的失真。
稳压管VDz是为了避免8脚上的负压过大而使5G8038工作失常设置的。
方案三：用单片集成函数发生器5G8038可行性分析：上面三种方案中，方案一与方案二中三角波——正弦波部分原理虽然不一样，但是他们有共通的地方就是都要认为地搭建波形变换的电路图。
而方案三采用集成芯片使得电路大大简化，但是由于实验室条件和成本的限制，我们首先抛弃的是第三种方案，因为它是牺牲了成本来换取的方便。
其次是对方案一与方案二的比较，方案一中用的是电容和电阻运放和三极管等电器原件，方案二是用的二极管、电阻、三极管、运放等电器原件，所以从简单而且便于购买的前提出发我们选择方案一为我们最终的设计方案。
1.4参数的确定1、 从电路的设计过程来看电路分为三部分：①正弦波部分②方波部分③三角波部分2、 正弦波部分由于我们选取差分放大电路对三角波——正弦波进行变换，首先要完成的工作是选定三极管，我们现在选择KSP2222A型的三极管，其静态曲线图像如右图所示。
根据KSP2222A的静态特性曲线，选取静态 工作区的中心由直流通路有： 20 k k 因为静态工作点已经确定，所以静态电流变成已知。
根据KVL方程可计算出镜像电流源中各个电阻值的大小：可得3、 方波部分与三角波部分参数的确定根据性能指标可知由 ,可见f与c成正比，若要得到1Hz~10Hz，C为10 。
10Hz~100Hz,C为1 。
则 =7.5k ~75k ，则 =5.1k 则 =2.4k 或者 =69.9 k ∴ 取100 k ∵ 由输出的三角形幅值与输出方波的幅值分别为5v和14v，有 = ∴ =10k 则 ≈47 k ， =20 k 根据方波的上升时间为两毫秒，查询运算放大器的速度，可以选择74141型号的运放。
由此可得调整电阻：七、实务图的焊接和调试1、按照方案一的电路图焊接好电路板。
2、调试前，将电路板接入±12伏电压，地线与电源处公共地线连接.（1）频率范围:为便于测量,将电路板上的方波信号接入示波器,并合上C1=10µF的开关，断开C2=1uF的开关,然后调节RP2,并测出此时方波信号频率的变化范围;断开C1的开关,合上C2的开关,按照同样的方法调节RP2并记录方波信号频率的变化范围,结果如下:电容 频率10µF 1Hz～30Hz1uF 27.47～316Hz以上频率并未完全到达要求的指标范围，经分析，原因在于：通过对比，发现频率范围整体下移，这里可能存在两个原因，第一是反馈通道上的 存在磨损，使电阻值达不到计算的数值。
第二是三角波运放上的反向端的电阻 也存在 一样的问题。
（2）输出电压：① 方波： 电路板上方波信号接入示波器，调节RP1,测得方波峰峰Vpp=14V，可见所得值与性能指标中的一致。
② 三角波：撤除方波信号并接入三角波信号，调节RP1, 测得三角波峰峰值Upp=5V也能达到课题的要求。
③ 正弦波：将正弦波信号接入示波器，调节RP3和RP4,测得正弦波峰峰值Upp=2.8V.也基本上能到达课题要求。
3、波形特性测定:① 方波上升时间: 将电路板上的方波信号接入示波器,,调节示波器上周期调节旋钮,直到能清楚观测到方波信号上升沿处的跃变,测得方波上升时间为: tr=6.4µs分析：上升时间达不到要求，这个可以用换运放类型来解决。
通过改变运放的速度来改变其上升时间。
① 三角波非线形失真:撤除方波信号,将电路板上三角波信号接入示波器通道1,测得此时的三角波信号参数如下:频率: f=98.42Hz峰峰值: Upp=5V此时将实验台上函数发生器产生的三角波作为标准信号接入示波器的通道2,并调节其频率及峰峰值,使之与要测试的三角波信号参数一致(f=98.42Hz,Upp=5V).在示波器上的双踪模式下比较,发现两通道的三角波完全重合,说明无非线形失真.② 正弦波严重失真:分析：由于调节平衡的滑动变阻器的一只引脚坏掉了，我自己拿一根导线将其接好，所以导致电路的不对成性，使得静态工作点偏离原定的位置，故导致此结果。
1.5心得体会 通过对函数信号发生器的设计，我深刻认识到了“理论联系实际”的这句话的重要性与真实性。
而且通过对此课程的设计，我不但知道了以前不知道的理论知识，而且也巩固了以前知道的知识。
最重要的是在实践中理解了书本上的知识，明白了学以致用的真谛。
也明白老师为什么要求我们做好这个课程设计的原因。
他是为了教会我们如何运用所学的知识去解决实际的问题，提高我们的动手能力。
在整个设计到电路的焊接以及调试过程中，我个人感觉调试部分是最难的，因为你理论计算的值在实际当中并不一定是最佳参数，我们必须通过观察效果来改变参数的数值以期达到最好。
而参数的调试是一个经验的积累过程，没有经验是不可能在短时间内将其完成的，而这个可能也是老师要求我们加以提高的一个重要方面吧
函数信号发生器课程设计
设计题目：数字钟的设计与仿真二．设计要求： （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟； （2）显示采用六只LED数码管分别显示时分秒； （3）时间的小时、分可手动调整； （4）采用+5V电源供电。
三．题目分析： 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。
振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。
1）振荡器又包括由集成电路555与RC组成的多谐振荡器，用石英晶体构成的振荡器和由逻辑门与RC组成的时钟源振荡器。
三种方案如下图所示：方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
石英晶体振荡器的作用是产生时间标准信号。
因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。
门电路组成的多谐振荡器图集成电路555与RC组成的多谐振荡器电路：如果精度要求不高，则可以采用由集成电路定时器555与RC组成的多谐振荡器。
如上图所示。
设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。
石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上所述，因为本电路对精度没有较高的要求，因此，我们选用由集成电路555与RC组成的多谐振荡器。
2）校时器的方案有如下两种：方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图1所示为所设计的校时电路。
图 1方案一校正电路图方案二：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。
未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。
拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。
秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。
校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。
图 2 方案二校正电路通过比较可知，方案一和方案二相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案一，既能实现防抖动功能，做出事物也更经济一些。
四．总体方案： 本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000HZ的振荡波，经过分频器分频，分解成1HZ的脉冲波，随后经过秒计数器，秒计时器是60进制计数器，当计数器计数到60时产生进位脉冲，到分计数器。
分计数器也是60进制计数器，当分计数器计数到60时，再次产生更高一级的进位脉冲，脉冲送到时计数器，实现了分向时的进位。
当需要进行校时时，打开对应的开关，进行对应位置上的校时，此时计数进位脉冲无效。
而计数器的工作是通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。
当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步,秒个位计数器的Qcc使得秒十位的P和T端同时为1,从而秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。
当经过60个脉冲信号，秒部分完成一个周期，分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。
分部分的工作方式与秒部分完全相同。
当经过3600个脉冲信号，分钟部分完成一个周期，小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲，小时个位计数器工作一次，通过译码器和数码显示管，小时的个位数字加1。
当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步, 小时个位计数器的Qcc使得小时十位的P和T端同时为1,从而小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。
当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号，小时部分清零，从而完成了1次24小时计时。
五．具体实现：(1) 数字时钟基本原理的逻辑框图如下图3所示：由图3我们可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。
其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。
秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。
“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。
(2)数字钟的原理图如附一图所示，其功能原理均与系统方框图的一致。
六．各部分定性说明以及定量计算：1.振荡器秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。
一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。
所以，在设计电路时要根据需要而设计出最佳电路。
在此设计中，我采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。
其具体电路如下图4所示： 图4 振荡器电路图555定时器是一个模拟与数字混合型的集成电路。
555定时器是一种应用极为广泛的中规模集成电路。
该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。
因而广泛用于信号的产生、变换、控制与检测。
目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。
它们的结构及工作原理基本相同。
通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。
555定时器工作的电源电压很宽，并可承受较大的负载电流。
双极型定时器电源电压范围为5～16V，最大负载电流可达200mA；CMOS定时器电源电压范围为3～18V，最大负载电流在4mA以下。
555的引脚图如下图5所示： 图5555的内部电路和功能如下图6所示：图6上面图6 是555定时器内部组成框图。
它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5KΩ电阻的分压器而构成。
它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。
一般用5V。
3脚：输出端Vo2脚： 低触发端6脚：TH高触发端4脚： 是直接清零端。
当 端接低电平，则时基电路不工作，此时不论 、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为 的情况下，其功能如下表： 555定时器的功能表清零端 高触发端TH低触发端 Qn+1放电管T功能0 0导通直接清零1 0导通置01 1截止置11 Qn不变保持接通电源后，电容C1被充电，vC上升，当vC上升到大于2\\\/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。
当vC下降到小于1\\\/3VCC时，触发器被置位，v0翻转为高电平。
电容器C1放电结束,所需的时间为 ：当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1\\\/3VCC上升到2\\\/3VCC所需的时为：当vC上升到2\\\/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 ： 本设计中，由电路图可知R1、R2和C的值，然后再根据f的公式可以算出：其输出的频率为f=1KHz.2.分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。
本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。
这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1\\\/10分频。
其电路图如下图7所示:图7 分频器电路图74LS90的引脚图及其功能图如下图所示： 74LS90引脚图74LS90 功能表3.计数器本设计所采用的是十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制的计数器。
秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位），秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。
74LS160功能表和真值表如下表1和表2所示：表1 输入 输出(CR) ̅(LD) ̅CTTCTPCPD0D1D2D3Q0Q1Q2Q30××××××××000010××↑D0D1D2D3D0D1D2D31111↑×××× 计数110××××××触发器保持，CO=011×0××××× 保持表274LS160的真值表CLKQ Q Q Q 0000010001200103001140100501016011070111810009100110000074LS160的引脚介绍如下表3所示：表374LS160逻辑符号各引脚顿的名称D D D D 置数端Q Q Q Q 输出端EP ET工作状态控制端 LD预置数控制端RD异步置零（复位）端CO进位输出端CLK信号输入端计数部分：利用74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。
显示部分： 将六片74LS160的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。
秒信号经过计数器之后分别得到显示电路，以便实现用数字显示时、分、秒的要求，计时电路共分三部分：计秒、计分和计时。
其中，计秒和计分都是60进制，而计时为24进制，可以采用十进制计数器74LS160实现24进制、60进制计数器。
（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用2片74LS160和一片74LS00组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。
其中，“秒”十位是六进制，“秒”个位是十进制。
秒部分具体设计如图8所示： 图8 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器，当计数到59时清零并重新开始计数。
如图所示个位1脚接高电平，7脚、9脚及10脚接1，当7脚和10脚同时为1时计数器处于计数工作状态。
个位11脚和秒的十位的2脚相接，十位的9脚、10脚、7脚分别和个位的1脚相接。
个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，从而实现10进制计数和进位功能，秒的十位在计数至0110时由与非门反馈清零实现6进制。
分钟部分设计与秒完全相同。
（2）二十四进制计数器：选用2片74LS160和一片74LS00组成24进制计数器，采用反馈归零的方法来实现24进制计数。
当十位为0010且个位为0100时使两芯片异步清零。
小时部分具体设计如图9所示： 图94.译码器、显示器译码是指把给定的代码进行翻译的过程。
计数器采用的码制不同，译码电路也不同。
74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。
74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入\\\/动态灭灯输出BI\\\/RBO,当LT=0时，74LS48出去全1。
本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。
74LS48译码器对应的显示器是共阴极显示器。
本实验采用实验箱中的74LS48译码器和共阴极显示器组成的显示系统。
5.校时电路数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。
校“秒”时，采用等待校时。
校“分”、“时”的原理比较简单，采用加速校时。
对校时电路的要求是 :1）在小时校正时不影响分和秒的正常计数 。
2）在分校正时不影响秒和小时的正常计数 。
如图10所示，当数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。
校时电路图 图10校时开关的功能表如下： 校时开关的功能表S1 S2功能11计数01校分10校时6.整点报时电路 整点报时，只报时不报分。
从59分50秒起，每隔2s发出一次信号，连续五次，最后一次结束时即达到正点。
其原理图如下所示： 图11电路图如下图12所示：图12综合以上多个电路，将其连接起来，就组成了一个具有时、分、秒计时功能，能够手动校时、校分，并且整点报时的数字电子钟。
七．实验仿真：在电子电路计算机仿真软件Multisim中进行调试和仿真数字电子钟，得到的仿真电路图如附二图所示。
由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。
再加上由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，从而得到正确的时间的。
八．元器件清单（1）74LS160（ 6片） （2）74LS00（15片）（3）数码显示器（6片） （4）74LS90（3片）（5）74LS30（1片） （6）74LS04（1片）（7）74LS02（1片） （8）555计时器（1片）（9）可变电容（1个） （10）电容（2片）（11）蜂鸣器（1个） （12）电阻（2个）（13）数字电路实验箱 （14）+5V电源若干（15）导线，开关若干。
九．设计心得体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。
对自己以后的学习和工作有很大的帮助。
刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。
但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。
在整个的设计过程中我充满了渴望和用心。
记得在精工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。
所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。
在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在网络上也收收获了很多新鲜的东西。
这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。
虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现误差，不过在杨老师的答疑课上，这些问题还是基本解决了。
最后，我要衷心的感谢杨老师给了我一次实践的机会和平时在学习上的莫大帮助，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。
因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。
碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。
作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。
十．参考文献李中发主编. 电子技术. 北京：中国水利水电出版社.毛期俭主编. 数字电路与逻辑设计实验及应用. 北京: 人民邮电出版社.吕思忠，施齐云主编. 数字电路实验与课程设计. 哈尔滨:哈尔滨工程大学出版社.阎石主编．数字电子技术基础（第四版）. 北京：高等教育出版社.黄智伟主编. 电子电路计算机仿真设计与分析. 北京：电子工业出版社.程勇主编. Multisim10电路仿真实例讲解. 北京： 人名出版社.彭介华主编. 电子技术课程设计指导. 北京：高等教育出版社.卢结成、高世忻等编. 电子电路实验及应用课题设计. 合肥：中国科学技术大学出版社.梁宗善主编. 电子技术基础课程设计. 武汉：华中理工大学出版社.欧阳星明主编. 数字系统逻辑设计. 北京：电子工业出版社.李中发主编. 电子技术基础课程设计. 武汉：华中理工大学出版社.\ \ 有一位数据显示不出来,是不是几位都是那个数字显示不出来,如果都显示不出来那就可能是因为数码管对应的数据有误或者驱动那段数码管的线有连接问题(段选没选上),如果只有一个显示不出来那个数字那就可能是那段连线的位选线连接或者位选数据有问题(位选没选上),如果确认都没问题那就是坏了.还有你那个不亮的也是看看驱动数据和硬件连接,要是也确定没问题,而且什么数据都不显示只能说明坏了.多半应该是位选没选上.
大学PLC课程设计一般有哪些题目
我想提前吧它做了
台式电脑中的噪声主要有以下的两大来源： 1、CPU风扇和稳压电源风扇。
随着PC技术的进步，芯片集成度、耗电量的逐渐增大，发热源增多，使用大功率的的散热风扇成为电脑稳定工作的必需，风扇数量的增多和转速的加快势必增大空气流动和机械摩擦所产生的噪声。
2、硬盘高速旋转的电机和寻道的磁头。
目前硬盘电机的转速已提高到7200转\\\/秒甚至10000转\\\/秒，寻道时间也大为缩短，在提高性能的同时机械摩擦产生的噪声也持续增加。
目前降低这两类噪声的办法不少，但大多效果不明显或实用性不强，主要有： 1、降低CPU风扇噪声的常见方法是降低风扇的转速。
改造电源接口，把风扇工作电压由 12V 降到 5V，从而降低风扇的转速；途径之二,由于风扇的功率与噪声成正比，大功率风扇一般使用 0.15A 以上的电流，因此可以改用工作电流在 0.12A 以下的小功率风扇。
以上方法的确可以从一定程度上减少噪声，然而你必须冒炎热的夏季CPU过热，可能缩短其寿命或被烧毁的风险，因此无法使人放心使用。
另外不时给风扇加注钟表油、凡士林等润滑剂以减少摩擦也不失为一种降噪方法，不过由于油性物质极易吸附灰尘和杂质,短期来看这种方法有效，然时间一长，堆积的灰尘杂质将增加摩擦，那时的噪声会更大。
2、降低电源风扇的噪声与降低CPU风扇噪声的方法相似，即从降低风扇的转速着手。
使用带有热敏电阻的温控电源（如航嘉LW－7250 、LW－8250），当电源盒内部温度较低时，风扇以低速运转，当电源盒内部温度升高时，风扇转速会自动提高。
这种方法的缺点是温控电源本身价格较为昂贵，而且不能提供一般超频者所需的强劲排热能力。
3、降低硬盘噪声的方法。
常见方法是设置硬盘自动休眠功能，如通过BIOS的 POWER MANAGEMENT SETUP 选项，选择合适的 HDD POWER DOWN 时间，或者在WINDOWS电源管理选项中设置合适的硬盘掉电时间。
在选中的时间内若系统未访问硬盘，则硬盘马达自动停转。
总体来说，这种方法的实用性也不强，首先它无法消除连续读写文件时磁头寻道发出的刺耳噪声；其次硬盘加电、磁头起停的次数是有限的，早期的硬盘无故障工作时间为30万小时左右，而磁头起停次数仅为1－3万次，最新的IDE硬盘磁头起停上限也不过10万次，频繁的硬盘休眠不仅影响系统的连续工作速度，还会缩短硬盘的物理寿命。
4、最新的整体设计。
由于电脑中的噪声源太多，一两种方法难以完全解决，因此有人提出“桌柜式”、“分体式”电脑设计，即把电脑主机箱放置在前板封闭的桌柜中或者放置在另外的房间，使“眼不见耳不烦”。
从理论上来说这种方法的效果最好，然而你必须有较长的信号线，而且远离主机不便于你频繁的切换光盘或软盘。
而我认为电脑的噪声与“共振”密切相关，“共振”主要有三个来源： 1、CPU风扇与散热片的“共振”。
通常高速旋转的风扇会与散热片发生高频的碰撞，如果风扇与散热片接着稳定合适，碰撞产生的振动噪声可以被大大减小。
比如把高速旋转的CPU风扇拿在手上，其噪声远远小于固定在散热片上，这是因为柔软的人手吸收了大量振动。
按此原理，在风扇四角与散热片接触面之间加入1－2毫米厚的软垫片（如皮革、橡胶），可以有效的降低风扇与散热片振动所产生的噪声。
2.高速旋转的硬盘与机箱硬盘托架的“共振”。
通常硬盘读写时发出的“咖咔咖咔”的声音是由磁头寻道产生的，高速硬盘中的磁头寻道速度快，加之高速旋转，其重心不稳定，若机箱硬盘托架太薄或螺丝固定不得法，硬盘与机箱硬盘托架就会发生碰撞共振，使磁头寻道的声音被放大，而且更具穿透力。
通过多次试验，我找到了一种非常有效的降低这种噪声的方法，步骤如下：先把硬盘从3.5寸的硬盘架上取下，再水平放置到5.5寸硬盘架最下层的中央，硬盘四周不要接触金属物体，在硬盘盘体下方垫上一块面积比盘体略大的泡沫垫（如主板包装盒中的泡沫），再用透明胶布把硬盘简易的固定在托架内，防止其前后移动。
由于硬盘本身的振动被泡沫垫吸收，硬盘读写时发出的刺耳的“咖咔咖咔”的声音将被极大削减。
（此方法在多台电脑上试用成功，降噪效果很好）。
另外还有其它的一些降噪的方法，在此一并介绍给大家： 1、使用半导体散热器，这种散热器彻底消除了噪声，而且制冷效果好，其缺点是价格较贵、耗电量大、易损坏、其表面的结露现象可能危及电路板的安全，不过从未来的发展来看，最终它可能替代散热风扇。
2、使用抽屉式硬盘盒。
硬盘盒可以起到一定的隔音作用，而且自身带有散热装置，因此不用担心硬盘通风问题，不过其价格仍较为昂贵（100－200元）。
3、由于铁皮较薄的机箱很容易产生共振，因此多花几十元购买钢板厚实的机箱可以使你的电脑工作时更宁静。
以上就是我对机箱降噪的一些心得体会，希望对您能有所帮助。
参考资料：zhdao
