译码器和数据选择器实验报告
译码器和数据选择器12级电子信息工程20121060192朱加熊实验目的1、熟悉集成译码器和数据选择器。
2、掌握集成译码器和数据选择器的应用。
3、学习组合逻辑电路的设计。
实验仪器及材料1、双踪示波器2、器件：74LS00二输入端四“与非”门1片74LS20四输入端双“与非”门1片74LS139双2-4先译码器1片74LS153双4选1数据选择器1片实验内容1、译码器逻辑功能测试将74LS139译码器按图3.1接线，按表3.1分别置位输入电平，填输出状态表。
仿真结果Y0Y1Y2Y32、译码器转换将双2-4线译码器转换为3-8译码器。
（1）、画出转换电路图。
（2）、在试验箱上接线并验证设计是否正确。
（3）、设计并填写该3-8线译码器逻辑功能表，画出输入、输出波形。
电路图逻辑功能表注：表中Y=Yi表示Yi=0，其余输出值为13、数据选择器的测试及应用（1）、将双4选1数据选择器74LS153参照图3.2接线，测试其逻辑功能并填写功能表3.2.（2）、将试验箱上4个不同频率的脉冲信号接到数据选择器4个输入端，将选择端置位，使输入端分别观察到4种不同频率的脉冲信号。
（3）、分析上述实验结果并总结数据选择器的作用。
逻辑功能表4、应用设计（1）、用2-4线译码器74LS139和少量逻辑门设计一个一位全减器。
列出真值表和卡诺图，画
译码器和数据选择器 实验报告
实验三译码器和数据选择器一、实验目的1．熟悉中规模集成译码器电路的原理及功能；2．掌握中规模集成译码器的使用方法及功能测试方法；3．了解集成译码器的应用。
二、实验仪器设备和材料1.TPE-AD型数字电路实验箱1台2.3线-8线译码器74LS1381块3.双四输入与非门74LS201块4.四两输入与非门74LS001块5.双四选一数据选择器74LS1531块三、实验内容1.74LS138逻辑功能测试2.用74LS138和74LS20构成一位全减器3.用74LS138实现一个数据分配器4.用74LS138和74LS153构成一个四通道数据传输系统四、实验数据及相关图表①74LS138脚管分布图74LS138管脚分布图74LS138真值表②74LS138实现一个数据分配器③数据选择器（图如上）多通道数据传输：五、实验总结本次的实验不像上次那么简单，对于逻辑电路的应用需要更熟练。
74LS138的功能是将每个输入的二进制代码译成对应的输出高，低电平的信号，它是编码的反操作。
在实验过程中因为要控制更多的输入和观察记录等更多的输出，每一步都要准确无误才会得到正确的结果。
对双四数据选择器74LS153的使用相对困难。
首先是原理的理解，其次是线路的分配。
把74LS138和74LS153综合运用起来才能实现多通道数据传输。
应该先对电路的数字逻辑进行详细的分析，可以提高学习的效率也能加强对实验的理解。
3-8译码器的工作原理
3-8译码器的输入是3个脚,输出是8个脚。
用高低电平来表示输入和输出。
输入是二进制。
3只脚也就是3位二进制数。
输入可以3位二进制数。
3位二进制最大是111 也就是8。
输出是8个脚，表示10进制。
是根据输入的二进制数来输出。
如果输入是101 那么就是第5只脚高电平，表示二进制数是5。
其实3-8译码器的功能就是把输入的3位2进制数翻译成10进制的输出。
哈夫曼编码译码器实验报告
大学结构课程设计说明书 2011年12月20日目1问题描述12需求分析13概要设计131抽象数据类型定义13．2总体框图以及功能描述24详细设计24．1数据类型的定义24．2主要模块的算法描述35测试分析46课程设计总结6附录（源程序清单）71问题描述1.设计一个利用哈夫曼算法的编码和译码系统，重复地显示并处理以下项目，直到选择退出为止。
(1) 将权值数据存放在数据文件(文件名为data.txt，位于当前目录中)；(2) 分别采用动态和静态存储结构;初始化：键盘输入字符集大小n、n个字符和n个权值，建立哈夫曼树;(3) 编码：利用建好的哈夫曼树生成哈夫曼编码；输出编码；设计要求：(1)符合课题要求，实现相应功能；(2)要求界面友好美观，操作方便易行；(3)注意程序的实用性、安全性。
2需求分析编写此软件是为了实现一个利用哈夫曼算法的编码和译码系统。
比如，再利用电报进行通讯时，需要将文字转换成由二进制的字符组成的字符串。
比如需传送的电文为“ABACCDA”假设将A,B,C,D分别编码为00、01、10、11.则上述电文遍为00010010101100，总长度为14位。
但是在传送过程中，总希望长度能够尽可能的短，于是我们想采用长度不等的编码。
但是这种编码必须遵循：任何一个字符的编码都不是另一个字符编码的前缀。
对此软件的要求：能够正确的使得对于输入的字符进行编码以及译码，并且是的在译码过程中不会
实验三 译码器和数据选择器
实验三译码器和数据选择器一、实验目的1、熟悉集成译码器。
2、学习集成译码器和数据选择器的应用。
二、实验仪器及器件1、双踪示波器2、实验用元器件①74LS1392—4线译码器1片②74LS153双4选1数据选择器1片③74LS00二输入端四与非门1片三、预习要求1、预习译码器及数据选择器功能；2、熟悉所用集成电路的引线位置。
四、实验内容1、译码器功能测试将74LS139译码器电路按图2.1接线，参照表2.1输入电平，测试输出状态并填入表中。
2、译码器转换将双2－4线译码器转换为3－8线译码器。
⑴画出转换电路图；⑵在实验箱上接线并验证设计是否正确；⑶填写该3-8线译码器功能表2.2。
3、数据选择器的测试及应用⑴将双4选1数据选择器74LS153参照图2.3.2接线，测试其功能并填写表2.3。
⑵将实验箱脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端，输出端1Y接示波器，选择端（A，B）仍按表2.3状态改变，分别观察4种不同频率的脉冲信号。
4、七段数码管译码电路向实验箱上的译码器输入端1A～1D，2A～2D分别输入8421BCD码，观察1，2两个数码管显示输出的符号。
五、实验报告1．总结译码器和数据选择器的使用体会。
2．思考：若输入1010～1111码，数码管会显示什么符号。
编码器与译码器实验报告
本科学生设计性实验报告学号124100158姓名颜洪毅学院信息学院专业、班级计算机科学与技术实验课程名称数字逻辑与数字系统教师及职称王坤开课学期2013至2014学年第一学期填报时间2013年10月20日云南师范大学教务处编印一、实验设计方案二、实验报告三．实验总结
我用Quartus II9.0做的3-8译码器，但是在波形仿真上出现了一点问题，麻烦帮我解决一下，谢谢
indata <= C&B&A 应该位到低位，即CBA为001，Y[7:0]输11111101；Y出现两个值，由波形图中可看到，逻辑出，实际输出Y是有一定的延时的，前面一部分值是前一状态的值。
正确纳，谢谢
组合逻辑电路实验报告总结
组合逻辑电路实验报告一实验内容1设计一个数码锁，有四个输入端，以及一个使能端。
密码锁只有一个密码。
使能端有效时当输入的数字和密码一样时候，密码锁开；当输入与密码不一样时候，密码锁报警。
2利用3—8译码器产生任意一个逻辑函数：F=A’B’C’+AC+BC二实验条件门电路芯片：74LS138，74LS00,74LS08,74LS20；计算机电路基础实验箱，数字万用表，导线若干。
三实验原理1关于数码锁数码锁数码锁的密码为1010.使能端为1时有效。
开锁信号clkopen高电平有效。
当使能端有效时，密码错误时，报警信号clka高电平有效。
则开锁有效时的表达式为：Y=EAB’CD’=E((AB’CD’)’)’.报警信号为：Z=E(AB’CD’)’.电路图如下图所示：如图所示：左边自上到下分别为使能端（E），输入（ABCD），右边自上到下输出为报警信号（alrm），开锁信号（open）；open后面接个指示灯，alrm后面接个指示灯和蜂鸣器。
按照图中所示连接电路，在取反时候没有反相器，使用与非门一脚悬空来获得取反，当与非门的一个输入悬空时，相当于高阻态，输出就只是取决于另外一个输入了。
就可以取得取反的效果。
给三个芯片都接上电源，连接好电路，观察测试结果为：实验结果验证表明该电路能够实现实验要求的密码锁的功能。
2利用3—8译码器产生任意一个逻辑函数：F=A’B’C’+AC+BC电路图如图所示
抢答器课程设计实验总结怎么写
兰州理工大学技术工程学院 课程设计任务书 课程名称： 电子技术课程设计 题 目： 智力竞赛抢答器 专业班级： 学生姓名： 学 号： 指导老师： 审 批： 任务书下达日期 2009年 12 月 28日 星期一 设计完成日期 2010年 1 月 8 日 星期五 设计内容与设计要求 一、设计内容： 1．设计一个可容纳8组代表队参赛的智力抢答器，每组设一个抢答按钮，按钮的编号与选手的编号相对应。
2. 抢答器具有第一信号鉴别及数据锁存功能。
主持人将设备复位（清零）后，发出抢答指令，当第一组参赛者触动按钮时，该组指示灯亮。
此后，其他组别触动按钮无效。
3. 设计一个用数码管显示1~8组中最先抢答组别的电路。
4. 抢答器具有定时30S抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。
当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。
5．设计一个犯规判别电路，并用指示灯显示。
6．设置记分显示电路，每组预置100分，答对1次加10分，答错1次减10分。
7．功能扩展（自选） 二、设计要求： 1．思路清晰，给出整体设计框图和总电路图； 2．单元电路设计，给出具体设计思路和电路； 3．写出设计报告； 主要设计条件 1． 在实验楼南楼的四楼“综合实验室”和“电子实验室”调试。
2． 提供调试用实验箱和电路所需元件及芯片。
说明书格式 1． 课程设计封面； 2． 任务书； 3． 说明书目录； 4． 设计总体思路，基本原理和框图（总电路图）； 5． 单元电路设计（各单元电路图）； 6． 安装、调试步骤； 7． 故障分析与电路改进； 8． 总结与体会； 9． 附录（元器件清单）； 10． 参考文献； 11．课程设计成绩评分表 目录 1 绪论 6 2 设计方案 7 2.1 设计方案和要求 7 2.2 设计思想和原理 8 2.3 单元电路的设计 8 （1）抢答器部分电路设计 8 （2）定时电路设计 9 （3）报警电路设计 11 （4）计分电路设计 11 2.4 总体设计 12 3 EWB仿真 15 4故障分析与电路改进 15 5部分重要原件引脚图及其功能表 18 6心得体会 20 7附录 22 参考文献 22 1 绪论 智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。
抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。
但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。
所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。
在本次课程设计中，将主要设计一个供八人使用的定时抢答器。
他要实现以下主要功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。
抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。
当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。
同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答。
若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。
2 设计方案 2.1 设计方案和要求 1.给定的主要器件：74ls148 74ls138 74ls192 555 发光二极管 显示器 2功能要求：设计一个智力竞赛抢答球，可同时共8个选手参加比赛，并具有定时抢答功能。
具体功能要求如下： 基本功能： （1） 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的选号分别是s0，s1，s2，s3，s4，s5，s6，s7。
（2） 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。
（3） 抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在led数码管上显示选手的编号，同时扬声器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止 （4） 抢答器具有定时30S抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。
当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。
（5） 设计一个犯规判别电路，并用指示灯显示。
（6） 设置记分显示电路，每组预置100分，答对1次加10分，答错1次减10分。
（7） 功能扩展（自选） 2.2设计思想和原理 多路智力抢答器的组成框 该设计抢答器的电路主要是由抢答电路，触发电路，触发锁存电路，七段显示译码器几部分构成。
工作原理：通电后，主持人将开关拨到“清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间：主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时抢答。
选手在定时时间内抢答时，抢答器完成：优先判断，编号锁存，编号显示，扬声器提示。
当一轮抢答之后，定时器停止，禁止二次抢答，定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始：状态开关 2.3单元电路的设计 (1)抢答器电路的设计 该部分主要完成两个功能：一是分辨选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
选用优先编码器74ls148和RS锁存器可以完成上述功能，所组成的电路图如下所示。
这个电路的工作原理过程：当主持人控制开关s置于“清零” 端时，RS触发器的R非端均为0，4个触发器输出（Q4--Q1）全部置0，使74ls148的BI的非=0，显示器灯灭：74ls148的选通输入端ST的非=0，使之处于工作状态，此时锁存电路不工作。
当主持人把开关S置于“开始”时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号，当有选手将键按下时（比如按下s5），74ls148的输出Y2Y1Y0的非=010，YEX的非=0，经RS锁存后，CTR=1，BI的非=1，经74ls148译码后，显示器显示为“5”。
此外，CRT=1,使74ls148的ST的非为高电平，封锁其他按键的输入。
如果再次抢答需有主持人将S开关重新“清除”，电路复位。
（2）定时电路的设计 节目主持人可根据抢答题的难以程度，来设定某一次抢答的时间，通过 置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用可由两片十进制同步加减计数器74Ls192、译码器7448、气短数码显示管来进行设计。
其中，两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
74LS192是同步十进制可逆计数器，具备双时钟输入，同时具备清零和置位功能。
其管脚图如图所示： （3）报警电路的设计 这部分电路我们是由555构成多谐振荡器，振荡频率fo=1.43\\\/【（R1+2R）C】，其输出信号经三极管推动扬声器。
PR为控制信号，当PR为谐振荡器工作；而当PR为低电平时，电路停振。
2.4 总体电路设计和电路图 经过以上分析，我们将各部分电路连接，并加以适当控制，即得到了八位定时抢答器的总体电路图。
如图11所示： 其工作原理是： 八位选手编号分别为0、1、2、3、4、5、6、7，对应按钮分别为S0、S1、S2、 S3、S4、S5、S6、S7； 首先主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片74LS192的D、C、B、A四个管脚的高低电平来进行（例如要设定时间为60s,就将十位的192的D、C、B、A分别置位为0、1、1、0，而将各位的192的D、C、B、A都置于0）。
当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平分为三路：一路输出到集成单稳态触发器74LS121的输入端，使其产生单个周期为0.5S的脉冲，驱动报警电路发出声响，即实现了发声提示的功能；另一路输出到74LS192的LD端，使其处于高电平而开始减 计数；还有一路输出到锁存器的C端； 若没有选手安东按钮，则74LS373输出全为高电平，74LS148也输出高电平，E0端输出低电平至7448的灭灯输入RI\\\/RBO端，使得信号经7448到显示器 上时无显示； 当任意一路（设1）抢答器按下按钮时，八D锁存器74LS373工作，与输入端相对应的输出端（1）输出高电平，则锁存器输出的八位电平经8～3八位优先编码器74LS148编码输出的A0～A2成为与输入信号相对应的三位二进制码，而74LS148的管脚15（E0）的输出电平由低变高，输出到七段译码显示器74LS48的二进制码经其译码后输出到七段共阴数码管上，则显示器上显示对应的编号（1）。
此时，7448的RI\\\/RBO端输出高电平，开关出也输出高电平，二者经过与非门输出低电平，经过与门还是低电平输出到锁存器373的C端，起到所存功能，其他选手若再按动对应按钮也无对应输出，，即实现了抢答功能； 同时，由于74LS148的E0段输出高电平输出到集成单稳态触发器74LS121的输入端，使其产生单个周期为0.5S的脉冲，驱动报警电路发出声响，即实现了发声提示的功能； 同时，74LS148的GS端输出电平由高变低，与秒脉冲发生器产生的秒脉冲相与后输出为0，使得无脉冲抵达计数器192的Down端。
计数器停止工作，保持原来显示不变，即实现了暂停减计数使其记录抢答时间的功能； 当选手回答完问题后，主持人将开关置于“清零”的位置，输出低电平，也是分为三路：一路与74148的E0端（高）与非后变为高电平输出到373的使能端C，使得锁存器不再锁存数据，此时，抢答部分显示器灭灯无显示，实现了清零； 另一路低电平输出到计数器192的LD端，而CR端也是低电平，所以使得对应显示器输出预置的数据； 若在定时部分计数器倒计时到00还无选手按动按钮的话，两片74LS192的借位输出端都输出高电平，二者相与后输出高电平到单稳态触发器74121的B端口，使其产生周期为0.5s的脉冲刺激报警电路发声提示 计分电路图 3 EWB仿真 按照总体电路图在仿真软件EWB上一一选择芯片并进行连接，然后启动开关观察。
当仿真结果和预期一样，则证明仿真成功。
设计的电路是正确的。
4故障分析与电路改进 1． 显示器上不显示数字，我们从后级往前级进行测试，首先用1.5～2V的电压作用各个笔段,看对应各笔段是否亮,判断是否完好。
若完好则继续检测74ls148芯片是否完好。
在74ls148的A、B、C、D四个输入端随意输入一组二进制数码（用高低电平表示1和0，此处注意要用到8V以上的电源电压），看是否能显示数字。
无显示的故障一般问题出在这两个环节。
2． 若显示器上显示的是不符合要求的数字，在设计原理正确的前提下，首先通过测试判断74ls148的输出a～g与LED管的a～g笔段是否连接有错。
其方法是74ls148的输出a～g分别按规律输入高低电平，观察LED管是否显示相应的数字。
如果这个环节正常，则问题在二极管编码电路，再逐一进行检查。
3． 如果不能锁存，或是锁存不了1和7，则问题在锁存电路，应该从原理上进行分析。
锁存电路的设计原理是：启用CD4511的锁存功能端LE，高电平有效，即输入高电平时执行锁存功能。
锁存器应能锁定第一个抢答信号，并拒绝后面抢答信号的干扰。
如何设计呢，我们对0～9十个数字的显示笔段进行分析，只有0数字的d笔段亮与g笔段灭，其它数字至少有一点不成立。
由此可以区分0与其它数字。
我们将LED管的a笔段与g笔段的输入信号反馈到锁存电路，通过锁存电路控制锁存端LE输入为0或1（锁存与否）。
当LED显示器显示为0时，LE=0，CD4511译码芯片不锁存；当LED显示器显示其它数字时， LE=1，芯片锁存。
这样只要显示器上显示为0，74ls148译码芯片才不锁定，显示其它数字均锁存。
所以只要有选手按了按键，显示器上一定是显示1～8的数字，LE=1芯片锁存，之后任何其他选手再按下按键均不起作用。
例如SB1键先按下，显示器上显示1，LE=1芯片锁存，其他选手再按SB2～SB8，显示器上仍显示1，SB1按下之后的任一按键信号均不显示。
直到主持人按清零键SB9，显示器上又显示0，LE=0，锁存功能解除，又开始新一轮的抢答。
若所有的数字都不能锁存，说明不管LED显示什么数字，74ls148管脚的5脚输入为电平，可能是5脚与地短接或者是锁存电路的两个二极管VD13和VD14断开等故障；若只有1和7两个数字不显示则可以分析一下其原因：显示1和7数字时g段不亮，74ls148的g输出端为低电平，VD14截止，而b段亮d段不亮本应该三极管VT截止而使VT13导通，产生高电平（锁存信号）给LE，现在不能锁存说明VD13截止，推断是三极管击穿损坏。
4． 在测试的过程中我们一定要注意，高低电平的测试电压数值要针对不同的电路而选取不同的数值。
比如，针对LED管，高电平只能用1.5～2V,而在CD4511的输入端高电平要用到8V以上的电源电压。
选高了，会烧管子；选低了，会看不到效果，甚至产生误判断。
5. 判断PNP型和MPN型晶体管：用万用表的R×1k(或者R×100)档。
用黑表笔接晶体管的某一个管脚，用红表笔分别接其它两脚。
如果表 针指示的两个阻值都很大，那么黑表笔接晶体管的某一个管脚，用红表笔接其它两脚。
如果表针指示的两个阻值都很大，那么黑表笔所 接的那一个管脚是PNP型的基极，如果表针指示的两个阻值都很小，那么黑表笔所接的那个一个管脚是NPN型的基极；如果表针指示的阻 值一个很大，一个很小，那么黑表笔所接的那一个管脚不是基极。
这就要另换一个管脚来试。
以上方法，不但可以判断基极，而且可以 判断是PNP型还是NPN型晶体管。
判断基极后就可以进一步判断集电极和发射极。
先假定一个管脚是集电极，另一个管脚是发射极。
然后反过来，把原先假定的管脚对调一下，再估测β值，其中，β值大的那次的假定是对的。
这样就把集电极个发射极也判 5部分重要原件引脚图及其功能表 （1）74ls148 管脚图 （2）74ls192 管脚图 功能表 （3）555 管脚图 6 总结与体会 转眼间两周数字电子课程设计转眼就结束了，通过这次课程设计，我学会了许多课本上学不到的东西，同时也加强了我的动手、思考和解决问题的能力，受益匪浅。
通过杨老师的讲课，杨老师从整体上给我们说明了设计的大体思路，每一步该实现怎么样的功能，怎么实现该功能。
而我们的任务是通过这次杨老师的讲课去找资料了解各芯片的功能，并通过芯片实现其功能。
接下来的任务就去找资料，设计电路图，并且仿真。
为了弄懂74LS192芯片的功能，我从图书馆里借来了好几本书，同时也在网上找了资料再到逻辑功能，经过一番努力终于解决啦，还有其它的芯片的功能也要慢慢的去琢磨。
而在课程设计过程中，我觉得是对课本知识的巩固和加强，由于课本上的知识太多，同时平时课间又没有好好的运用额理解个个元件的功能，而且考试的内容有限，所以在这次课程设计过程中，我们了解很多元件的功能，对其在电路中的使用有更多的认识。
从前的学习过程过于浮浅，只是流于表面的理解，而现在要做课程设计，就不得不要求我们对所用到的知识有更深层次的理解。
因为课程设计的内容比及书本中的理论知识而言，更接近于现实生活，而理论到实践的转化往往是一个艰难的过程，它犹如一只拦路虎，横更在我们的面前。
但是我们毫不畏惧，因为我们相信我们能行。
前几天的主要任务是设计和仿真出主体电路。
虽然在设计中会遇到这样那样的问题，有时认为是正确的，而在仿真中却出现了这样那样的问题。
比如说在设计好的主电路图要实现南北各灯泡的状态，电路图我认为是对的，而在仿真的是后去出现了问题，就是出现了一个出状态，其它的都是正确的，经过了反复的检查没什么问题，后来问杨老师，其实没有问题，在实际中就不会出现了这种问题啦，所以有不懂的还是要问老师，那样还节省很多的时间。
电路图接好了，下面就是接线啦，这可是一个比较麻烦的事。
首先要测试个芯片是否有问题，电路板有没有问题，以及导线是不是断了。
这一系列的工作都是细心的事，容不的半点马虎。
在接线的时候要细心和耐心、恒心，这样才能做好事情。
首先是线的布局上既要美观又要实用和走线简单，兼顾到方方面面去考虑是很需要的，否则只是一纸空话。
同时接好了一步电路以后，最为重要的是检查这部分是不是接对了。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅，今后的制作应该更轻松，自己也都能扛的起并高质量的完成项目。
两周的课程设计已经结束，我将珍藏这段难忘的时光，是她让我让我知道，任何一种小小的成绩后面，也许就隐藏着许许多多不为人的艰辛。
在此，我要感谢给予我们精心辅导的杨老师，还有其他代理课程设计的老师，也向他们表示衷心的感谢
7 附录.元器件清单 74ls148 1个 74ls138 1个 74ls192 2个 555 2个 JK触发器 2个 面包板 1块 调试箱 1个 参 考 文 献 1．《电子线路设计、实验、测试》（第二版） 华中理工大学出版社-------谢自美 主编 2．《新型集成电路的应用》---------电子技术基础课程设计 华中理工大学出版社 梁宗善 主编 3．《电子技术基础实验》 高等教育出版社-------------陈大钦 主编 4．《电子技术课程设计指导》 高教出版社-------------------彭介华 主编
