组合逻辑电路实验报告总结
组合逻辑电路实验报告一实验内容1设计一个数码锁，有四个输入端，以及一个使能端。
密码锁只有一个密码。
使能端有效时当输入的数字和密码一样时候，密码锁开；当输入与密码不一样时候，密码锁报警。
2利用3—8译码器产生任意一个逻辑函数：F=A’B’C’+AC+BC二实验条件门电路芯片：74LS138，74LS00,74LS08,74LS20；计算机电路基础实验箱，数字万用表，导线若干。
三实验原理1关于数码锁数码锁数码锁的密码为1010.使能端为1时有效。
开锁信号clkopen高电平有效。
当使能端有效时，密码错误时，报警信号clka高电平有效。
则开锁有效时的表达式为：Y=EAB’CD’=E((AB’CD’)’)’.报警信号为：Z=E(AB’CD’)’.电路图如下图所示：如图所示：左边自上到下分别为使能端（E），输入（ABCD），右边自上到下输出为报警信号（alrm），开锁信号（open）；open后面接个指示灯，alrm后面接个指示灯和蜂鸣器。
按照图中所示连接电路，在取反时候没有反相器，使用与非门一脚悬空来获得取反，当与非门的一个输入悬空时，相当于高阻态，输出就只是取决于另外一个输入了。
就可以取得取反的效果。
给三个芯片都接上电源，连接好电路，观察测试结果为：实验结果验证表明该电路能够实现实验要求的密码锁的功能。
2利用3—8译码器产生任意一个逻辑函数：F=A’B’C’+AC+BC电路图如图所示
组合逻辑电路的设计应该注意什么问题
组合逻辑电路的特点及设计时的注意事项：①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。
（实际电路中还要考虑器件和导线产生的延时）。
②组合逻辑电路设计时应尽量避免直接或间接的反馈，以免出现不确定的状态或形成振荡。
如右图设计的基本触发器，当输入~S、~R从“00”变为“11”时，无法确定Q和~Q的值。
③组合逻辑电路容易出现“毛刺”，这是由于电路“竞争－冒险”产生的。
如图所示，图中与门的两个输入分别由信号 A 经过不同路径传递而来。
按照理想情况分 析，电路输出端应该始终为 L=A ·~A =0。
考虑到信号在逻辑门中的传输延迟，~A 到达与门输入端的时间始终落后于 A。
图（b）的波形显示，信号 A的四次变化都产生了竞争。
但这四次竞争引起的结果是不一样的。
第一次和第三次竞争造 成输出错误，第二次和第四次竞争则没有造成输出错误。
换言之，只有第一次和第三次竞争引起了冒险，产生了尖峰干扰。
由于“毛刺”的影响，应避免使用组合逻辑电路直接产生时钟信号，也应避免将组合逻辑电路的输出作为另一个电路的异步控制信号。
如右图，本意是设计一个计数范围为“0~5”的六进制计数器，即输出QD、QC、QB、QA从5“0101”变到6“0110”时，与门输出“1”，控制“CLR”异步复位到“0000”，但是由于输出从3“0011”变到4“0100”时，QC先于QB从“0”变到“1”，导致短暂的“0111”出现，使与门输出“1”，引起复位，从而使实际的电路计数范围为“0~3”，与设计的初衷相悖。
④用VHDL描述组合逻辑电路时，所有的输入信号都应放在敏感信号表中。
⑤用IF语句和CASE语句描述电路分支时，一定要列举出所有输入状态（一般在最后加上“else”或“when others”分支），否则在综合时将引入LATCH，使电路输出出现延时。
组合逻辑电路的1般分析步骤和设计步骤
分析步骤：1.根据给定的逻，从输入到输出逐级写出逻辑函数式；2.用公式法或卡诺图发逻辑函数；3由已化简的输出函数表达式列出真值表；4从逻辑表达式或从真值表概括出组合电路的逻辑功能。
设计步骤：1仔细分析设计要求，确定输入、输出变量。
2对输入出变量赋予0、1值，并根据输入输出之间的因果关系，列出输入输出对应关系表，即真值表。
3根据真值卡诺图，写输出逻辑函数表达式的适当形式。
4画出逻辑电路图。
组合逻辑电路的 分析方法
课时授课计划--15 课号：15课题：8.1概述8.2组合逻辑电路的分析方法和设计方法目的与要求：1掌握组合逻辑电路的定义、特点和研究重点、功能描述。
2掌握组合电路的分析方法和设计方法。
重点与难点：组合电路的分析方法和设计方法。
教学方法设计：1.由于分析与设计是逆过程，所以重点讲分析方法，设计方法自然引入。
2.讲解中注意阐明分析、设计思想。
3.需要通过一定量的例题说明方法，最后归纳总结。
教具：课堂讨论：生活中组合电路的实例（电子密码锁，银行取款机等）现代教学方法与手段：复习（提问）：1.描述组合逻辑电路逻辑功能的方法主要有
（逻辑表达式、真值表、卡诺图和逻辑图等。
）2.各种表示法之间的相互转换
授课班次：课时分配：提纲8.1概述组合逻辑电路：定义构成电路特点8.2.1组合逻辑电路的分析方法一、基本分析方法分析：给定逻辑电路，求电路的逻辑功能。
步骤：二、分析举例归纳总结：8.2.2组合逻辑电路的设计方法一、基本设计方法设计：设计要求→逻辑图。
步骤（与分析相反）:二、设计举例1．单输出组合逻辑电路的设计2．多输出组合逻辑电路的设计8.1概述组合逻辑电路：在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。
生活中组合电路的实例（电子密码锁，银行取款机等）电路结构：由逻辑门电路组成。
电路特点：没有记忆单元，没有从输出反馈到输入的回路。
说明：本节讨论的是SSI电路的分析和设计方法。
8.2.1组合逻辑电路的分
怎样用74LS138实现三输入组合逻辑电路的设计
二 译常用的译码器有2-4译码74LS139）——2个输入变量控制4个输，3-8译码器（74LS148）——3个输入变量控制8个输出端，4-16译码器（74LS154）——4个输入变量控制16个输出端。
74LS138译码器得引脚图，逻辑图及功能表如下74LS138的引脚图用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚 ，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出， 同时又是 这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端 、 和 。
当 、 时， 输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把 作为“数据”输入端（同时 ），而将 作为“地址”输入端，那么从 送来的数据只能通过 所指定的一根输出线送出去。
这就不难理解为什么把 叫做地址输入了。
例如当 ＝101时，门 的输入端除了接至 输出端的一个以外全是高电平，因此 的数据以反码的形式从 输出，而不会被送到其他任何一个输出端上。
【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码 译成16个独立的低电平信号 。
解：由图3.3.8可见，74LS138仅有3个地址输入端 。
如果想对4位二进制代码，只能利用一个附加控制端（ 当中的一个）作为第四个地址输入端。
取第（1）片74LS138的 和 作为它的第四个地址输入端（同时令 ），取第（2）片的 作为它的第四个地址输入端（同时令 ），取两片的 、 、 ，并将第（1）片的 和 接至 ，将第（2）片的 接至 ，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线－16线译码器式（3.3.8）表明 时第（1）片74LS138工作而第（2）片74LS138禁止，将 的0000～0111这8个代码译成 8个低电平信号。
而式（3.3.9）表明 时，第（2）片74LS138工作，第（1）片74LS138禁止，将 的1000～1111这8个代码译成 8个低电平信号。
这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。
同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。
例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（ ）输入信号A的波形如下图所示。
试画出八个输出引脚 的波形。
解：由74LS138的功能表知，当 （A为低电平段）译码器不工作，8个输出引脚全为高电平 ，当 （A为高电平段）译码器处于工作状态。
因 所以 其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：即与A反相；其余各引脚的输出恒等于1（高电平）与A的波形无关。
在介绍地址译码器时，要求学生能够熟练掌握74LS138译码器真值表。
为了便于学生记忆，把74LS138译码器真值表以表1的形式给出，强调对“使能”功能的理解，对译码输出值总结出“对角线”规律，便于学生记忆。
表1 74LS138译码器真值表输 入输 出使 能选 择E3\\\/E2\\\/E1CBA\\\/Y0\\\/Y1\\\/Y2\\\/Y3\\\/Y4\\\/Y5\\\/Y6\\\/Y71000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110其 他XXX11111111在讲授存储器扩展时，结合图示加以解说（如图1）。
重点分析 \\\/CE、\\\/OE、\\\/WR、\\\/PSEN、\\\/RD、\\\/WE等信号的连接。
注意区分程序存储器和数据存储器\\\/OE信号的连接，程序存储器连接CPU 的\\\/PSEN信号；数据存储器连接CPU 的\\\/RD信号。
结合\\\/OE信号的不同连接，再次强化学生对哈佛结构的理解。
对于\\\/WR信号，只有数据存储器才有，只读存储器（程序存储器）是没有的。
在分析存储器地址时，\\\/CE信号为核心，采用逆向的方法进行分析。
例如，分析IC1的地址，我们先假设IC1能够正常工作，那么IC1的\\\/CE信号必须满足低电平的要求，与之相连的译码器74LS138的\\\/Y0必须是低电平，对应表1，可以查出C、B、A三个地址输入端必须是0，0，0。
与之相连的三根地址线P2.7、 P2.6、P2.5必须是0，0，0，P2.7、 P2.6、P2.5为CPU的A15、A14、A13三个地址线，这样，就可以确定IC1的地址。
为了便于分析IC1的地址地址范围，给出表2。
在表2 中列出了CPU的地址线和输出引脚的关系。
强调片内地址线（连接到存储器上的地址线）的变化范围是从全0变化到全1，这样也就得到了这个存储器的地址范围。
总结用门电路和数据选择器设计来组合逻辑电路的不同之处
除了集成度没有本质不同，因为数据选择器也是由门电路构成。
电工电子技术 电路分析 数字电路组合逻辑电路设计 实验报告思考题解答
其实就是译码器和编码器的相互转换。
并到串的意思就是8-3编码器再串到并就是3-8译码器。
好好看看书本的介绍吧。
使用中,小规模集成门电路设计组合逻辑电路的一般方法是什么?
先确定输入输出，再列他们之间关系的真值表，然后根据真值表写出逻辑函数表达式，最后根据函数表达式画出电路图。
