实验报告的结论怎么写实验
实验报告的结论就是归纳总结你的实验的呀，即，从你的实验中你得到了什么样的结果，出现了什么样的问题及可能的原因。
EDA八段动态数码管显示设计实验报告
第动态数码管显示报告姓名：学号：专业：班级导教师：2012年11月8日《EDA技术及应用》课程设计任务书……………………………………3实验目的…………………………………………………………………5设计要求…………………………………………………………………5实验设备…………………………………………………………………5扫描原理…………………………………………………………………5设计任务…………………………………………………………………6实验程序…………………………………………………………………6时序仿真波形图…………………………………………………………7仿真结果…………………………………………………………………8模拟电路…………………………………………………………………8设计总结…………………………………………………………………8课程设计评分表…………………………………………………………9《EDA技术及应用》课程设计任务书一、设计题目动态数码管显示设计二、设计主要内容本课题要求掌握使用QuartusII设计数字系统的设计思路和设计方法。
学习VHDL基本逻辑电路的综合设计应用。
掌握VHDL语言的语法规范，掌握时序电路描述方法。
掌握多个数码管动态扫描显示的原理及设计方法。
设计一个八位数码管共阴极动态扫描显示控制电路，要求显示学生自己的学号。
利用实验室设备完成系统设计并进行运行调试。
1、具体设计内容如下：（1）静止显
EDA实验改错
什么问题没说
EDA 试验的话网上也好找，多看看别人怎么写的，总结语法，我以前写的时候都是书写不规范造成的
十进制计数器EDA设计实验
举个例子：普通B\\\/S模式（同步）AJAX技术（异步）同步：提交请求->等待服务器处理->处理完毕返回 这个期间客户端浏览器不能干任何事异步: 请求通过事件触发->服务器处理（这是浏览器仍然可以作其他事情）->处理完毕--------------------------------------------------------------------------------------------------------------------同步就是你叫我去吃饭，我听到了就和你去吃饭；如果没有听到，你就不停的叫，直到我告诉你听到了，才一起去吃饭。
异步就是你叫我，然后自己去吃饭，我得到消息后可能立即走，也可能等到下班才去吃饭。
抢答器课程设计实验总结怎么写
兰州理工大学技术工程学院 课程设计任务书 课程名称： 电子技术课程设计 题 目： 智力竞赛抢答器 专业班级： 学生姓名： 学 号： 指导老师： 审 批： 任务书下达日期 2009年 12 月 28日 星期一 设计完成日期 2010年 1 月 8 日 星期五 设计内容与设计要求 一、设计内容： 1．设计一个可容纳8组代表队参赛的智力抢答器，每组设一个抢答按钮，按钮的编号与选手的编号相对应。
2. 抢答器具有第一信号鉴别及数据锁存功能。
主持人将设备复位（清零）后，发出抢答指令，当第一组参赛者触动按钮时，该组指示灯亮。
此后，其他组别触动按钮无效。
3. 设计一个用数码管显示1~8组中最先抢答组别的电路。
4. 抢答器具有定时30S抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。
当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。
5．设计一个犯规判别电路，并用指示灯显示。
6．设置记分显示电路，每组预置100分，答对1次加10分，答错1次减10分。
7．功能扩展（自选） 二、设计要求： 1．思路清晰，给出整体设计框图和总电路图； 2．单元电路设计，给出具体设计思路和电路； 3．写出设计报告； 主要设计条件 1． 在实验楼南楼的四楼“综合实验室”和“电子实验室”调试。
2． 提供调试用实验箱和电路所需元件及芯片。
说明书格式 1． 课程设计封面； 2． 任务书； 3． 说明书目录； 4． 设计总体思路，基本原理和框图（总电路图）； 5． 单元电路设计（各单元电路图）； 6． 安装、调试步骤； 7． 故障分析与电路改进； 8． 总结与体会； 9． 附录（元器件清单）； 10． 参考文献； 11．课程设计成绩评分表 目录 1 绪论 6 2 设计方案 7 2.1 设计方案和要求 7 2.2 设计思想和原理 8 2.3 单元电路的设计 8 （1）抢答器部分电路设计 8 （2）定时电路设计 9 （3）报警电路设计 11 （4）计分电路设计 11 2.4 总体设计 12 3 EWB仿真 15 4故障分析与电路改进 15 5部分重要原件引脚图及其功能表 18 6心得体会 20 7附录 22 参考文献 22 1 绪论 智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。
抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。
但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。
所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。
在本次课程设计中，将主要设计一个供八人使用的定时抢答器。
他要实现以下主要功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。
抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。
当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。
同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答。
若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。
2 设计方案 2.1 设计方案和要求 1.给定的主要器件：74ls148 74ls138 74ls192 555 发光二极管 显示器 2功能要求：设计一个智力竞赛抢答球，可同时共8个选手参加比赛，并具有定时抢答功能。
具体功能要求如下： 基本功能： （1） 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的选号分别是s0，s1，s2，s3，s4，s5，s6，s7。
（2） 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。
（3） 抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在led数码管上显示选手的编号，同时扬声器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止 （4） 抢答器具有定时30S抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。
当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。
（5） 设计一个犯规判别电路，并用指示灯显示。
（6） 设置记分显示电路，每组预置100分，答对1次加10分，答错1次减10分。
（7） 功能扩展（自选） 2.2设计思想和原理 多路智力抢答器的组成框 该设计抢答器的电路主要是由抢答电路，触发电路，触发锁存电路，七段显示译码器几部分构成。
工作原理：通电后，主持人将开关拨到“清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间：主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时抢答。
选手在定时时间内抢答时，抢答器完成：优先判断，编号锁存，编号显示，扬声器提示。
当一轮抢答之后，定时器停止，禁止二次抢答，定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始：状态开关 2.3单元电路的设计 (1)抢答器电路的设计 该部分主要完成两个功能：一是分辨选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
选用优先编码器74ls148和RS锁存器可以完成上述功能，所组成的电路图如下所示。
这个电路的工作原理过程：当主持人控制开关s置于“清零” 端时，RS触发器的R非端均为0，4个触发器输出（Q4--Q1）全部置0，使74ls148的BI的非=0，显示器灯灭：74ls148的选通输入端ST的非=0，使之处于工作状态，此时锁存电路不工作。
当主持人把开关S置于“开始”时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号，当有选手将键按下时（比如按下s5），74ls148的输出Y2Y1Y0的非=010，YEX的非=0，经RS锁存后，CTR=1，BI的非=1，经74ls148译码后，显示器显示为“5”。
此外，CRT=1,使74ls148的ST的非为高电平，封锁其他按键的输入。
如果再次抢答需有主持人将S开关重新“清除”，电路复位。
（2）定时电路的设计 节目主持人可根据抢答题的难以程度，来设定某一次抢答的时间，通过 置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用可由两片十进制同步加减计数器74Ls192、译码器7448、气短数码显示管来进行设计。
其中，两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
74LS192是同步十进制可逆计数器，具备双时钟输入，同时具备清零和置位功能。
其管脚图如图所示： （3）报警电路的设计 这部分电路我们是由555构成多谐振荡器，振荡频率fo=1.43\\\/【（R1+2R）C】，其输出信号经三极管推动扬声器。
PR为控制信号，当PR为谐振荡器工作；而当PR为低电平时，电路停振。
2.4 总体电路设计和电路图 经过以上分析，我们将各部分电路连接，并加以适当控制，即得到了八位定时抢答器的总体电路图。
如图11所示： 其工作原理是： 八位选手编号分别为0、1、2、3、4、5、6、7，对应按钮分别为S0、S1、S2、 S3、S4、S5、S6、S7； 首先主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片74LS192的D、C、B、A四个管脚的高低电平来进行（例如要设定时间为60s,就将十位的192的D、C、B、A分别置位为0、1、1、0，而将各位的192的D、C、B、A都置于0）。
当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平分为三路：一路输出到集成单稳态触发器74LS121的输入端，使其产生单个周期为0.5S的脉冲，驱动报警电路发出声响，即实现了发声提示的功能；另一路输出到74LS192的LD端，使其处于高电平而开始减 计数；还有一路输出到锁存器的C端； 若没有选手安东按钮，则74LS373输出全为高电平，74LS148也输出高电平，E0端输出低电平至7448的灭灯输入RI\\\/RBO端，使得信号经7448到显示器 上时无显示； 当任意一路（设1）抢答器按下按钮时，八D锁存器74LS373工作，与输入端相对应的输出端（1）输出高电平，则锁存器输出的八位电平经8～3八位优先编码器74LS148编码输出的A0～A2成为与输入信号相对应的三位二进制码，而74LS148的管脚15（E0）的输出电平由低变高，输出到七段译码显示器74LS48的二进制码经其译码后输出到七段共阴数码管上，则显示器上显示对应的编号（1）。
此时，7448的RI\\\/RBO端输出高电平，开关出也输出高电平，二者经过与非门输出低电平，经过与门还是低电平输出到锁存器373的C端，起到所存功能，其他选手若再按动对应按钮也无对应输出，，即实现了抢答功能； 同时，由于74LS148的E0段输出高电平输出到集成单稳态触发器74LS121的输入端，使其产生单个周期为0.5S的脉冲，驱动报警电路发出声响，即实现了发声提示的功能； 同时，74LS148的GS端输出电平由高变低，与秒脉冲发生器产生的秒脉冲相与后输出为0，使得无脉冲抵达计数器192的Down端。
计数器停止工作，保持原来显示不变，即实现了暂停减计数使其记录抢答时间的功能； 当选手回答完问题后，主持人将开关置于“清零”的位置，输出低电平，也是分为三路：一路与74148的E0端（高）与非后变为高电平输出到373的使能端C，使得锁存器不再锁存数据，此时，抢答部分显示器灭灯无显示，实现了清零； 另一路低电平输出到计数器192的LD端，而CR端也是低电平，所以使得对应显示器输出预置的数据； 若在定时部分计数器倒计时到00还无选手按动按钮的话，两片74LS192的借位输出端都输出高电平，二者相与后输出高电平到单稳态触发器74121的B端口，使其产生周期为0.5s的脉冲刺激报警电路发声提示 计分电路图 3 EWB仿真 按照总体电路图在仿真软件EWB上一一选择芯片并进行连接，然后启动开关观察。
当仿真结果和预期一样，则证明仿真成功。
设计的电路是正确的。
4故障分析与电路改进 1． 显示器上不显示数字，我们从后级往前级进行测试，首先用1.5～2V的电压作用各个笔段,看对应各笔段是否亮,判断是否完好。
若完好则继续检测74ls148芯片是否完好。
在74ls148的A、B、C、D四个输入端随意输入一组二进制数码（用高低电平表示1和0，此处注意要用到8V以上的电源电压），看是否能显示数字。
无显示的故障一般问题出在这两个环节。
2． 若显示器上显示的是不符合要求的数字，在设计原理正确的前提下，首先通过测试判断74ls148的输出a～g与LED管的a～g笔段是否连接有错。
其方法是74ls148的输出a～g分别按规律输入高低电平，观察LED管是否显示相应的数字。
如果这个环节正常，则问题在二极管编码电路，再逐一进行检查。
3． 如果不能锁存，或是锁存不了1和7，则问题在锁存电路，应该从原理上进行分析。
锁存电路的设计原理是：启用CD4511的锁存功能端LE，高电平有效，即输入高电平时执行锁存功能。
锁存器应能锁定第一个抢答信号，并拒绝后面抢答信号的干扰。
如何设计呢，我们对0～9十个数字的显示笔段进行分析，只有0数字的d笔段亮与g笔段灭，其它数字至少有一点不成立。
由此可以区分0与其它数字。
我们将LED管的a笔段与g笔段的输入信号反馈到锁存电路，通过锁存电路控制锁存端LE输入为0或1（锁存与否）。
当LED显示器显示为0时，LE=0，CD4511译码芯片不锁存；当LED显示器显示其它数字时， LE=1，芯片锁存。
这样只要显示器上显示为0，74ls148译码芯片才不锁定，显示其它数字均锁存。
所以只要有选手按了按键，显示器上一定是显示1～8的数字，LE=1芯片锁存，之后任何其他选手再按下按键均不起作用。
例如SB1键先按下，显示器上显示1，LE=1芯片锁存，其他选手再按SB2～SB8，显示器上仍显示1，SB1按下之后的任一按键信号均不显示。
直到主持人按清零键SB9，显示器上又显示0，LE=0，锁存功能解除，又开始新一轮的抢答。
若所有的数字都不能锁存，说明不管LED显示什么数字，74ls148管脚的5脚输入为电平，可能是5脚与地短接或者是锁存电路的两个二极管VD13和VD14断开等故障；若只有1和7两个数字不显示则可以分析一下其原因：显示1和7数字时g段不亮，74ls148的g输出端为低电平，VD14截止，而b段亮d段不亮本应该三极管VT截止而使VT13导通，产生高电平（锁存信号）给LE，现在不能锁存说明VD13截止，推断是三极管击穿损坏。
4． 在测试的过程中我们一定要注意，高低电平的测试电压数值要针对不同的电路而选取不同的数值。
比如，针对LED管，高电平只能用1.5～2V,而在CD4511的输入端高电平要用到8V以上的电源电压。
选高了，会烧管子；选低了，会看不到效果，甚至产生误判断。
5. 判断PNP型和MPN型晶体管：用万用表的R×1k(或者R×100)档。
用黑表笔接晶体管的某一个管脚，用红表笔分别接其它两脚。
如果表 针指示的两个阻值都很大，那么黑表笔接晶体管的某一个管脚，用红表笔接其它两脚。
如果表针指示的两个阻值都很大，那么黑表笔所 接的那一个管脚是PNP型的基极，如果表针指示的两个阻值都很小，那么黑表笔所接的那个一个管脚是NPN型的基极；如果表针指示的阻 值一个很大，一个很小，那么黑表笔所接的那一个管脚不是基极。
这就要另换一个管脚来试。
以上方法，不但可以判断基极，而且可以 判断是PNP型还是NPN型晶体管。
判断基极后就可以进一步判断集电极和发射极。
先假定一个管脚是集电极，另一个管脚是发射极。
然后反过来，把原先假定的管脚对调一下，再估测β值，其中，β值大的那次的假定是对的。
这样就把集电极个发射极也判 5部分重要原件引脚图及其功能表 （1）74ls148 管脚图 （2）74ls192 管脚图 功能表 （3）555 管脚图 6 总结与体会 转眼间两周数字电子课程设计转眼就结束了，通过这次课程设计，我学会了许多课本上学不到的东西，同时也加强了我的动手、思考和解决问题的能力，受益匪浅。
通过杨老师的讲课，杨老师从整体上给我们说明了设计的大体思路，每一步该实现怎么样的功能，怎么实现该功能。
而我们的任务是通过这次杨老师的讲课去找资料了解各芯片的功能，并通过芯片实现其功能。
接下来的任务就去找资料，设计电路图，并且仿真。
为了弄懂74LS192芯片的功能，我从图书馆里借来了好几本书，同时也在网上找了资料再到逻辑功能，经过一番努力终于解决啦，还有其它的芯片的功能也要慢慢的去琢磨。
而在课程设计过程中，我觉得是对课本知识的巩固和加强，由于课本上的知识太多，同时平时课间又没有好好的运用额理解个个元件的功能，而且考试的内容有限，所以在这次课程设计过程中，我们了解很多元件的功能，对其在电路中的使用有更多的认识。
从前的学习过程过于浮浅，只是流于表面的理解，而现在要做课程设计，就不得不要求我们对所用到的知识有更深层次的理解。
因为课程设计的内容比及书本中的理论知识而言，更接近于现实生活，而理论到实践的转化往往是一个艰难的过程，它犹如一只拦路虎，横更在我们的面前。
但是我们毫不畏惧，因为我们相信我们能行。
前几天的主要任务是设计和仿真出主体电路。
虽然在设计中会遇到这样那样的问题，有时认为是正确的，而在仿真中却出现了这样那样的问题。
比如说在设计好的主电路图要实现南北各灯泡的状态，电路图我认为是对的，而在仿真的是后去出现了问题，就是出现了一个出状态，其它的都是正确的，经过了反复的检查没什么问题，后来问杨老师，其实没有问题，在实际中就不会出现了这种问题啦，所以有不懂的还是要问老师，那样还节省很多的时间。
电路图接好了，下面就是接线啦，这可是一个比较麻烦的事。
首先要测试个芯片是否有问题，电路板有没有问题，以及导线是不是断了。
这一系列的工作都是细心的事，容不的半点马虎。
在接线的时候要细心和耐心、恒心，这样才能做好事情。
首先是线的布局上既要美观又要实用和走线简单，兼顾到方方面面去考虑是很需要的，否则只是一纸空话。
同时接好了一步电路以后，最为重要的是检查这部分是不是接对了。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅，今后的制作应该更轻松，自己也都能扛的起并高质量的完成项目。
两周的课程设计已经结束，我将珍藏这段难忘的时光，是她让我让我知道，任何一种小小的成绩后面，也许就隐藏着许许多多不为人的艰辛。
在此，我要感谢给予我们精心辅导的杨老师，还有其他代理课程设计的老师，也向他们表示衷心的感谢
7 附录.元器件清单 74ls148 1个 74ls138 1个 74ls192 2个 555 2个 JK触发器 2个 面包板 1块 调试箱 1个 参 考 文 献 1．《电子线路设计、实验、测试》（第二版） 华中理工大学出版社-------谢自美 主编 2．《新型集成电路的应用》---------电子技术基础课程设计 华中理工大学出版社 梁宗善 主编 3．《电子技术基础实验》 高等教育出版社-------------陈大钦 主编 4．《电子技术课程设计指导》 高教出版社-------------------彭介华 主编
数字电路设计实验报告（5选1即可）
目录1 设计目的 32 设计要求指标 32.1 基本功能 32.2 扩展功能 43．方案论证与比较 44 总体框图设计 45 电路原理分析 45.1数字钟的构成 45.1.1 分频器电路 55.1.2 时间计数器电路 55.1.3分频器电路 65.1.4振荡器电路 65.1.5数字时钟的计数显示电路 65.2 校时电路 75.3 整点报时电路 86系统仿真与调试 87.结论 8参考文献 9实验作品附图 10数字钟摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。
经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。
本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。
供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
1 设计目的1．掌握数字钟的设计、组装与调试方法。
2．熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。
3．掌握面包板结构及其接线方法4．熟悉仿真软件的使用。
2 设计要求及指标2．1基本功能1）时钟显示功能，能够正确显示“时”、“分”、“秒”。
2）具有快速校准时、分、秒的功能。
3）用555定时器与RC组成的多谐振荡器产生一个标准频率（1Hz）的方波脉冲信号。
2．2扩展功能1）用晶体振荡器产生一个标准频率（1Hz）的脉冲信号。
2）具有整点报时的功能。
3）具有闹钟的功能。
4）……3、方案论证与比较本设计方案使用555多谐振荡器来产生1HZ的信号。
通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。
虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。
我们组依然同时设计了555和晶振两个信号产生电路。
（本实验报告中着重按照原方案设计的555电路进行说明）4、 系统设计框图数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。
在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。
秒信号送入计数器进行计数，把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。
‘时’显示由二十四进制计数器、译码器、显示器构成，‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。
其原理框图如图1.1所示。
5、电路原理分析5.1数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号。
数字钟原理框图（1.1）5．1.1振荡器电路 555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号。
其中OUT为输出。
5.1.2时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器. 5.1.3分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。
例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（ ），即实现该分频功能的计数器相当于15级2进制计数器。
5.1.4振荡器电路 利用555定时器组成的多谐振荡器接通电源后，电容C1被充电，当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定周期的脉冲，通过改变电路上器件的值可以微调脉冲周期。
5.1.5数字时钟的计数显示控制在设计中，我们使用的是74**160十进制计数器，来实现计数的功能，实验中主要用到了160的置数清零功能（特点：消耗一个时钟脉冲），清零功能（特点：不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。
电路的控制原理如下：秒钟由个位向十位进位：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数，采用的是置数的方式（利用RCO端口），当电路计数到1001的时候采用一个二输入与非门接上级输入的高位和低位输出作为下级的信号，实现了秒区的个位和十位的显示与控制。
设计中注意到接的是一个与非门而不是与门，目标在产生一个时钟脉冲。
实现正确的显示。
由秒区向分区的显示控制：基本原理同上，在秒区十位向时区个位显示的时：0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。
分区的显示及整体电路反馈清零：当数值显示达到：23：59的时候要实现清零的工作，采用CLR清零的方式反馈清零。
具体设计接出控制端的9，5，3，2用十六进制表示后高电平对应引脚接与非，将非门输出信号的值反馈给各个160芯片的清零端（CLR）既可以实现清零了。
5.2 校时功能的实现当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可. 根据要求,数字钟应具有分校正功能,因此,应截断分个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个的脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在相对应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。
5.3 报时的实现报时功能的实现原理较为简单，即对所需要报时的输出量进行控制，并对控制产生的信号作为LED显示的信号源，电路连接中要注意到的是在实现LED显示的时候最好连接上一个保护电阻对LED灯器到保护的作用。
例如我们的校时时间是 23：59，0010—0011—0101—1001；利用相应的门电路实现满足端口输出是上述条件的时候进行报时即可。
6、系统仿真与调试7、结论学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。
当最终调试成功的时候也是对自己的一种肯定。
在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是毕业生是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。
此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。
另外在这次实验中我们遇到了不少的问题针对不同的问题我们采取不同的解决方法，最终一一解决设计中遇到的问题。
还有在实验设计中我们曾遇到多块芯片以及数码管损坏的情况造成了数字钟的显示没有达到预期的效果，或是根本不显示，通过错误排除最终确认是元件问题，并向老师咨询跟换元件最终的到解决。
在我们曾经遇到不懂的问题时，利用网上的资源，搜索查找得到需要的信息。
62
EDA课程设计：彩灯控制器
以前做的设计，粘贴时图出来考一下，记得给一.设计目的1、学习EDA开发软件和MAX+plus Ⅱ的使用，熟悉可编程逻辑器件的使用，通过制作来了解彩灯控制系统。
2、进一步掌握数字电路课程所学的知识。
3、了解数字电路设计的一般思路，进一步解决和分析问题。
4、培养自己的编程和谨慎的学习态度二、.设计题目内容和要求（1）课题内容： 用EDA技术设计一个彩灯控制器，使彩灯（LED管）能连续发出三种以上不同的花型(自拟)；随着彩灯显示图案的变化，发出不同的音响声。
要求使用7段数码管显示当前显示的花型，如第一种花型显示A1，第二种花型显示b2，第三种花型显示C3（2）主要任务：完成该系统的硬件和软件的设计，并利用实验箱制作出实物演示，调试好后并能实际运用（指导教师提供制作所需的器件），最后就课程设计本身提交一篇课程设计报告。
三、总体方案设计与选择1 总体方案的设计 方案一：电路分为三个部分：彩灯花型模块、声音模块，时钟模块。
用时钟控制声音和花型，整体使用相同的变量与信号，主体框图如下； 图三—1-1方案一的的流程图方案二：电路分为五个模块：分频器模块、16进制计数器、4进制计数器，4选1选择器、彩灯控制器。
其中彩灯控制器是用来输出不同的花样，彩灯控制器的输出则是用一个16进制的计数器来控制，扬声器的输出时用不同的频率来控制，所以用了一个集成分频器来使输入的频率被分为几种不同的频率，不同频率的选择性的输出则是用一个4选一的选择器来控制。
整体框图如下： 图三—1-2方案二的流程图2、方案的选择 方案一是将融合在一起，原理思路简单，元件种类使用少，但是在编程时要使用同一变量和信号，这样就会给编程带来很大的困难，另外中间单元连线较多，不容易检查，门电路使用较多，电路的抗干扰能力会下降。
方案二将彩灯花型控制与声音控制分开，各单元电路只实现一种功能，电路设计模块化，且编程时将工作量分开，出现错误时较容易检查，连线较少且容易组装和调试。
结合两个方案的优缺点，我选择容易编程、组装和调试的方案二。
四、模块电路的设计 1、分频器模块设计要求显示不同的彩灯的时候要伴随不同的音乐，所以设计分频器来用不同的频率控制不同的音乐输出。
模块说明：Rst:输入信号 复位信号 用来复位分频器的输出使输出为“0”，及没有音乐输出。
Clk:输入信号 模块的功能即为分频输入的频率信号。
Clk_4、clk8、clk_12、clk_16：输出信号 即为分频模块对输入信号clk的分频，分别为1\\\/4分频输出、1\\\/8分频输出、1\\\/12分频输出、1\\\/16分频输出。
不同的频率会发出不同的声音。
如图 图四-1分频器电路图 2、16进制计数器16进制模块用来控制彩灯输出模块，即确定彩灯控制器的不同的输出。
Rst:输入信号 复位信号 用来复位16进制使其输出为“00000”，即彩灯不亮。
Clk1:输入信号 用来给模块提供工作频率。
Count_out[3..0]:输出信号 即为16进制计数器的输出，此输出信号作为彩灯的输入信号。
如图四-2 图四-2 16进制计数器电路图3、4进制计数器模块4进制计数器作为选择器的输入来控制选择器选择不同的频率作为输出控制扬声器工作。
Clk2:输入信号 来为计数器提供工作频率。
Rst:输入信号 复位信号 使计数器的输出为“00”。
如图四-3 图四-3 4进制计数器电路图4、4选1选择器模块Rst:输入信号复位信号使选择器的输出为“0”。
In1、in2、in3、in4：输入信号接分频器的输出。
Inp[1..0]:输入信号接4进制计数器的输出用来控制选择器的选择不同的输入选择不同的输出。
Output2：输出信号直接接扬声器即输出的是不同的频率来控制扬声器播放声音如图四—4 图四—4 4选1选择器电路图5、彩灯控制模块 彩灯控制采用的模式6来进行显示。
图四—5—1模式6结构图彩灯控制模块用来直接控制彩灯的输出，使彩灯表现出不同的花样。
Rst:输入信号 使彩灯控制模块的输出为“00000000”，即让彩灯无输出。
Input[4..0]:输入信号 不同的输入使彩灯控制模块有不同的输出即彩灯显示出不同的花样。
Output3[7..0]:输出信号 直接与数码管相连来控制数码管。
如图四—5—2图四-5-2 彩灯控制电路图五、EDA设计与仿真1、源程序：----------------------------------------------分频器模块-----------------------------------------LIBRARYieee;USEieee.std_logic_1164.all;ENTITYfenpinqi IS PORT ( clk2,rst :IN std_logic; clk_12,clk_4,clk_16,clk_8 : OUT std_logic );ENDfenpinqi;ARCHITECTUREcd OF fenpinqi ISbeginp1:process(clk2,rst) variable a:integer range 0 to 20; begin if rst='1' then clk_4<='0'; ----- 复位信号控制部分 else if clk2'event and clk2='1'then if a>=3 then a:=0; clk_4<='1'; else a:=a+1; clk_4<='0'; end if; end if; end if;endprocess p1;p2:process(clk2,rst) variable b:integer range 0 to 20; begin if rst='1' then clk_16<='0'; ----- 复位信号控制部分 else if clk2'event and clk2='1'then if b>=15 then b:=0; clk_16<='1'; else b:=b+1; clk_16<='0'; end if; end if; end if;endprocess p2;p3:process(clk2,rst) variable c:integer range 0 to 20; begin if rst='1' then clk_8<='0'; ----- 复位信号控制部分 else if clk2'event and clk2='1'then if c>=7 then c:=0; clk_8<='1'; else c:=c+1; clk_8<='0'; end if; end if; end if;endprocess p3;p4:process(clk2,rst) variable d:integer range 0 to 40; begin if rst='1' then clk_12<='0'; ----- 复位信号控制部分 else if clk2'event and clk2='1'then if d>=11 then d:=0; clk_12<='1'; else d:=d+1; clk_12<='0'; end if; end if; end if;endprocess p4;endcd;----------------------------------------------4选1选择器---------------------------------------LIBRARYieee;USEieee.std_logic_1164.all;ENTITYxzq4_1 IS PORT ( rst:in std_logic; inp:in integer range 0 to 3; in1,in2,in3,in4 : In std_logic; output2 :OUT std_logic );ENDxzq4_1;ARCHITECTUREa OF xzq4_1 ISBEGIN PROCESS (rst,inp) BEGIN if(rst='1') then output2<='0'; else case inp is when 0=>output2<=in1; when 1=>output2<=in2; when 2=>output2<=in3; when 3=>output2<=in4; when others=>null; end case; end if; END PROCESS; ENDa;-------------------------------------------彩灯控制模块----------------------------------------LIBRARYieee;USEieee.std_logic_1164.all;ENTITYcaideng IS PORT ( input :IN INTEGER RANGE0 TO 15; rst:in std_logic; output3 :OUT std_logic_vector(7 downto 0); sm :out std_logic_vector(6 downto 0) );ENDcaideng;ARCHITECTUREa OF caideng ISBEGIN PROCESS (input) BEGIN if rst='1' thenoutput3<=00000000;sm<=0000000; else case input is when 0=>output3<=00111000;sm<=0000110; when1=>output3<=00001111;sm<=0000110; when2=>output3<=00111110;sm<=0000110; when3=>output3<=01111111;sm<=0000110;when4=>output3<=01011011;sm<=1011011;when5=>output3<=01110110;sm<=1011011; when6=>output3<=00001111;sm<=1011011; when7=>output3<=01111111;sm<=1011011;when8=>output3<=01101101;sm<=1001111; when9=>output3<=00000111;sm<=1001111; when10=>output3<=01110111;sm<=1001111; when11=>output3<=01111011;sm<=1001111; when12=>output3<=00111000;sm<=1100110; when13=>output3<=00111111;sm<=1100110; when14=>output3<=00111110;sm<=1100110; when 15=>output3<=01111001;sm<=1100110; when others=>null; end case; end if; end process; end a;--------------------------------------------16进制计数器模块-----------------------------------LIBRARYieee;USEieee.std_logic_1164.all;ENTITYcounter_16 IS PORT ( clk,rst :IN std_logic; count_out :OUT INTEGER RANGE0 TO 15);ENDcounter_16;ARCHITECTUREa OF counter_16 IS BEGIN PROCESS (rst,clk) variable temp:integer range 0 to 16; BEGIN IF rst='1' THEN temp:=0; ELSIF (clk'event and clk='1') THEN temp:=temp+1; if(temp=15) then temp:=0; end if; END IF; count_out<=temp; END PROCESS; ENDa;-------------------------------4进制计数器模块----------------------------------LIBRARYieee;USEieee.std_logic_1164.all;ENTITYcounter_4 IS PORT ( clk,rst :IN std_logic; count_out :OUT integer range 0 to 3 );ENDcounter_4;ARCHITECTUREa OF counter_4 IS BEGIN PROCESS (rst,clk) variable temp:integer range 0 to 16; BEGIN IF rst='1' THEN temp:=0; ELSIF (clk'event and clk='1') THEN temp:=temp+1; if(temp=4) then temp:=0; end if; END IF; count_out<=temp; END PROCESS; ENDa;-------------------------------------------主程序----------------------------------LIBRARYieee;USEieee.std_logic_1164.all;ENTITYproject IS PORT (clk1,rst,clk2: IN std_logic; Out1: OUT std_logic_vector(7 downto 0); Out2 :out std_logic_vector(6 downto0); Out3: OUT std_logic);ENDproject;ARCHITECTUREstruct OF project ISCOMPONENT counter_16 IS PORT(clk,rst : IN std_logic; count_out : OUT integer range 0 to 15 );ENDCOMPONENT;COMPONENT fenpinqi IS PORT(clk2,rst : IN std_logic; clk_12,clk_4,clk_16,clk_8 : OUT std_logic); END COMPONENT ;COMPONENT counter_4 IS PORT(clk,rst :IN std_logic; count_out :OUT integer range 0 to 3 );ENDCOMPONENT;COMPONENT xzq4_1 IS PORT ( rst:in std_logic; inp:in integer range 0 to 3; in1,in2,in3,in4 : In std_logic; output2 :OUT std_logic );ENDCOMPONENT;COMPONENT caideng IS PORT ( input: IN INTEGER RANGE 0 TO 15; rst:in std_logic; output3 :OUT std_logic_vector(7 downto 0); sm :out std_logic_vector(6 downto 0) );ENDCOMPONENT;SIGNALu: integer range 0 to 15; SIGNALw: integer range 0 to 3; SIGNALv1,v2,v3,v4: std_logic; BEGINU1:counter_16PORT MAP(clk1,rst,u);U2:fenpinqiPORT MAP(clk2,rst, v1,v2,v3,v4);U3:counter_4PORT MAP(v3,rst,w);U4:xzq4_1 PORT MAP(rst,w, v1,v2,v3,v4,out3);U5:caidengPORT MAP(u,rst,out1,out2);ENDstruct;2、彩灯控制器仿真结果及数据分析分析：如上图，clk1控制的是彩灯模块，clk2控制的是声音模块，当rst为高电平是输出全为0，ck1每出现四个高电平，花型发生一次变化，out2分别显示1、2、3、4，out1显示不同的花型，out3发出声音，如图脉冲数不同表示发出的声音不同，但是声音与花型相比有一定的延迟。
六、硬件实现1、引脚锁定图2、硬件仿真图显示第一组花型之一显示第二组花型之一显示第三组花型之一显示的第四组花型之一七、总体电路整个系统就是各个分模块组成来实现最后的彩灯控制功能，系统又两个时钟来控制一个是控制16进制计数器即控制彩灯控制模块来实现彩灯的不同输出，另一个时钟为分频器的输入来进行分频处理，最后用来控制扬声器发出不同的音乐，为了使效果明显尽量达到要求分频处理的时钟的频率比实现彩灯控制的时钟频率要高。
将各个模块连在一起采用在课程中学到的元件例化，将各个模块的引脚连在一起，使之成为一个整体。
元件例化是VHDL设计实体构自上而下层次化设计的重要途径。
整体电路如图五—1图七—1 整体电路图八、心得体会1、在设计时遇到一些主要问题如下：怎么将各个模块连在一起、开始硬件仿真时总是出现错误，设计方案的选择。
最后我选择了元件例化将各个模块连在一起，仿真时是因为短路帽接错了，当时没有注意，在方案的选择时我们选了实现比较简单的分模块方案2、这次的EDA课程设计我学到得东西很多明白了理论与实践之间的差距，而且对DEA课程有了更深入的理解，尤其是知道了怎么去应用所学的知识，怎么去利用网络实现自己的要求，具体体会如下：（1）要想完成编程就要对DEA知识很熟悉，这样才能加快编程的速度，另外在编程时一定要小心，稍微有一点粗心都会有很多的错误出现，在出现错误后要学会寻找错误原因如名称前后不一、数据类型不同、符号写错等等（2）拿道题目后要注意分析，要学会总体把握，然后再一一一细化、学会将复杂的问题简单化，分析时一定要有一个明确的目标。
（3）要学会理论联系实际，在程序导入到实验箱后，居然不显示结果，认真的检查看看操作是否有错误、试验箱中该短路的是否已用短路帽短路、又重新检查了一下程序，结果发现是短路帽接错了，所以看似很简单的操作自己操作起来可能会有很大的漏洞，所以亲自动手是很重要的。
（4）当自己的只是有限时，要注意运用网络等一切资源，要学会知识的灵活运用在查阅的过程中学到了很多在书本所没有学到的知识，通过查阅相关资料进一步加深了对EDA的了解总的来说，通过这次课程设计不仅锻炼了我们的动手和动脑能力，也使我懂得了理论与实际相结合的重要性，只有理论知识是远远不够的，要把所学的理论知识与实践相结合起来，才能提高自己的实际动手能力和独立思考的能力。
还有最重要的一点就是要有一丝不苟的精神和端正认真的态度，遇到困难后要学会积极的面对。
3、在此设计中声音会有一定的延迟，可以考虑用花型输出信号作为4选1的控制信号九、参考书目：赵伟军，《Protel99se教程》，北京，人民邮电出版社，1996年金西，《VHDL与复杂数字系统设计》，西安，西安电子科技大学出版社，2003汉泽西，《EDA技术及其应用》，北京，北京航空航天大学出版社，2004[4] 黄任，《VHDL入门.解惑.经典实例.经验总结》，北京，北京航空航天大学出版社，2005[5] 李洋,《EDA技术 使用教程》，北京，机械工业出版社，2009[6] 网络资源：EDA课程设计、EDA课程设计—彩灯控制器等
我想知道EDA的发展前景和EDA开发的优缺点
*****电子设计自动化，现在设计硬件电路，估计都得用到EDA方法，EDA方法包括两个方面：设计模式和设计工具。
*****模式一般就是的过程。
先分析需求包括功能与性能两大指标；然后按功能划分子模块，接着分块实现，具体就是用各种元器件和专业集成块拼接实现。
到这逻辑电路基本实现，需要用设计工具验证你设计的合理性，可以用在maxplus这一进行EDA开发必须的软件仿真及硬件仿真环境下验证。
*****可以说，任何与只能控制有关的电子产品，其中都会用到用EDA设计的模块，甚至是整个产品本身。
当然，要真正成为一位熟练工人，或是优秀学徒，都需要个人的兴趣作为动力，个人的耐心和细心作为支柱。
其实你说的缺点也就在这里面，这一行业显得比较专业，你选了这一行业，你的择业面就相当窄了些，找不到合适工作的危险性就相当较大。
好好考虑吧，要是足够自信的话，那就勇敢的选择自己喜爱的，不计较它的优缺点
*****祝你好运
一位同行师兄路过...
电子设计选修课心得体会
国脉的
