时序逻辑电路测试及研究 实验报告(有数据)
实验六时序逻辑电路测试及研究一、实验目的1、掌握计数器电路分析及测试方法。
2、训练独立进行实验的技能。
二、实验仪器及器件1、双踪示波器、实验箱2、实验用元器：74LS001片74lS732片74LS1751片74LS101片三、实验内容、测试电路及测试表格1、异步二进制计数器(1)按图5.1接线。
(2)由CP端输入单脉冲，测试并记录Q1—Q4状态及波形(可调连续脉冲)。
表6.12、异步二—十进制加法计数器(1)按图5.2接线。
QA、QB、QC、QD4个输出端分别接发光二极管显示，CP端接连续脉冲或单脉冲。
(2)在CP端接连续脉冲，观察CP、QA、QB、QC、QD的波形。
(3)画出CP、QA、QB、QC、QD的波形。
表6.23、移位寄存器型计数器(1)按图5.3接线构成环形计数器，将A、B、C、D置为1000，用单脉冲计数，记录各触发器状态。
表6.3(2)改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果），观察计数器能否正常工作。
分析原因。
分析：输出端没有任何波形，故计数器没有正常工作。
这是因为在这个计数器循环中，当有且只有一位被置“1”时，才可以进入有效循环。
而出现两个“1”时，不在有效循环内，故无法工作。
从此部分实验，我明白了设计时序电路最后一步要检查电路是否能经过若干个有效循环后进入自启动。
因为有些同步时序电路设计中会出现不在循环内的无效状态，开始很有可能是无效状
时序逻辑电路的特点是什么?
在第三章所讨论的组合逻辑电路中，任一时刻的输出信号仅仅取决于该时刻的输入信号，而与电路原来的输出状态无关，这也是组合逻辑电路在逻辑功能上的共同特点。
本章将要介绍另一种类型的逻辑电路，其功能特点是任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，也即与以前的输入有关，具有这种功能特点的电路叫做时序逻辑电路。
时序逻辑电路简称时序电路，其结构特点是由存储电路和组合电路两部分组成，或通俗地说由触发器和门电路组成，如图5.1.1所示。
时序电路的状态是由存储电路来记忆的，因而在时序逻辑电路中，触发器是必不可少的，而组合逻辑电路在有些时序电路中则可以没有。
图5.1.1时序逻辑电路的结构框图根据电路状态转换情况的不同，时序电路又分为同步时序逻辑电路和异步时序逻辑电路两大类。
在同步时序电路中，所有触发器的时钟输入端CP都连在一起，在外加的时钟脉冲CP作用下，凡是具备翻转条件的触发器在同一时刻改变状态。
也就是说，触发器的状态更新与外加时钟脉冲CP的有效触发沿是同步的。
而在异步时序逻辑电路中，外加时钟脉冲CP只触发部分触发器，其余触发器则是由电路内部信号触发的，因此，凡具备翻转条件的触发器状态的翻转有先有后，并不都和时钟脉冲CP的有效触发沿相同步。
时序逻辑电路的分析方法分析一个时序电路，就是要找出给定时序电路的逻辑功能。
具体地说，就是要求找出电路的状态和输出状态（一般指进
时序逻辑电路的分析这道题怎么做
1.同步时序电路：同步时序电路是指各触发器的时钟端全部连接在一起,并接系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的.2.异步时序电路：异步时序电路是指电路中除以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件;电路中没有统一的时钟;电路状态的改变由外部输入的变化直接引起.可将异步时序逻辑电路分为脉冲异步时序电路和电平异步时序电路.
时序逻辑电路分析的有效状态怎样确定
关于这个，你得看着状态表来做。
比如现态Q2^n，Q1^n，Q0^n分别是000,001,010,011,100,101,110,111，次态Q2^（n+1），Q1^（n+1），Q0^（n+1）分别是001,011,101,111,000,010,100,110，输出Y分别是1,1,1,1,0,1,1,1。
然后你开始画状态图，再参考下图（状态表），—————————————————————————————————————————————————————————————————————————Q2^n，Q1^n，Q0^n，Q2^（n+1），Q1^（n+1），Q0^（n+1）， Y。
——————————————————————————————————————————0， 0， 0， 0， 0， 1， 1。
0 ， 0， 1， 0， 1 ， 1 ， 1。
0， 1， 0， 1， 0， 1， 1。
0， 1， 1， 1， 1， 1， 1。
1， 0， 0， 0 ， 0， 0， 0。
1， 1， 0， 1， 0， 0， 1。
1， 1， 1， 1 ， 1， 0， 1。
——————————————————————————————————————————先从000开始，000的现态指向001的次态，001的现态指向011的次态，010的现态指向101的次态，关键问题来了，101的现态指向010的次态（000-->001-->011-->111-->110-->100-->000，在这里，输出就不画出来了，箭头的指向你可以自己在纸上弄上），在这里，为什么010和101是无效状态呢，因为画状态图的时候，他们在状态表中是不连续的，是直接跳过的。
Page84的例题，《数字电子技术基础简明教程（第三版）》余孟尝主编，高等教育出版社。
什麽叫时序逻辑电路
请叙述它们的主要特点，列举五种时序逻辑电路
时序逻辑电路就是有记忆功能的电路，从结构上讲，典型的就是电路中有触发器。
典型电路就是计数器、寄存器已经由它们组成的一些其他电路。
组合逻辑电路与时序逻辑电路的区别
时序电路具有记忆功能。
时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。
组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关
什么是同步与异步时序逻辑电路概念及其优缺点
本次课的要1（掌握）2同步时辑的分析（学3同步时序逻辑电路的设计（下次课）§1时序逻辑电路概述数字逻辑电路组合逻辑电路——组合电路时序逻辑电路——时序电路1、组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关2、时序电路：电路在某一给定时刻的输出由触发器保存取决于该时刻电路的输入还取决于前一时刻电路的状态时序电路：组合电路+触发器电路的状态与时间顺序有关•组合逻辑电路结构如下图所示。
x1,x2，…，xn为某一时刻的输入；Z1，Z2，…，Zm为该时刻的输出。
Zi=fi(x1，x2，…，xn输出Zi仅是输入xi)，i=1,2,…，m•时序逻辑电路的结构如下图所示它由组合逻辑和存储器件两部分构成。
x1，x2，…，xn为时序电路的外部输入；Z1，Z2，…，Zm为时序电路的外部输出；y1，y2，…，yr为时序电路的内部输入(或称状态)；Y1，Y2，…，Yp为时序电路的内部输出(或称激励)。
时序电路的组合逻辑部分用来产生电路的输出和激励，存储器件部分是用其不同的状态(y1,y2，…，yr)来“记忆”•Zi=gi(x1,x2，…，xn；y1,y2，…,yr)Yj=fj(x1,x2，…，xn；y1,y2，…,yr)i=1,2,…,mj=1,2,…,p(5-1)(5-2)式(5-1)称为输出函数式(5-2)称为激励函数这两个函数都与变量x，y有关，也即电路的输出不仅与电时序电路一般结构输入X1信号Xi…组合电路D1触发器电路CP图6.1.1时序逻
简答题 时序逻辑电路的表达方式有哪些?
时序逻辑电路的表达方式有时序波形图，状态转换表，状态转换图，逻辑电路图，方程（驱动.状态.特征）等。
